Tanggal Percobaan : 6 April 2021

Tanggal Pengumpulan :

PRAKTIKUM ELEKTRONIKA DIGITAL SEMESTER 114

NAND AND NOR SR LATCH

NAMA : Galih Muhammad Ghufron

NRM : 1306619059
KELOMPOK :-
DOSEN PENGAMPU : Dewi Muliyati, S.Pd, M.Si, M.Sc

ASISTEN LABORATORIUM:
Abdul Fatah Dendi 1306618010
Yolanda Natasya M S 1306618036

Laporan Awal Laporan Akhir Kinerja Total

Fakultas Matematika dan Pengetahuan Alam

Universitas Negeri Jakarta
2021
 NAND AND NOR SR LATCH
A. Tujuan
1. Dapat membuat Rangkaian NAND SR (Set-Reset) Latch dan NOR SR Latch
menggunakan IC 7402 dan 7400 pada software NI Multisim 13.0

2. Dapat mengetahui apakah hasil keluaran dari ke-2 rangkaian bersesuaian dengan
literatur atau tidak

B. Dasar Teori
Flip-flop adalah piranti dasar untuk menyimpan informasi pada sistem digital.
Piranti ini selalu mempertahankan keadaan biner selama ada daya yang masuk. Ada
beberapa tipe Flip-Flop yang berbeda, tergantung implementasi sirkuit. Namun,
seluruh tipe Flip-Flop memiliki karakteristik yaitu seluruh Flip-Flop adalah piranti
bistable; yaitu pirantu yang memiliki dua output stabil. Tipe Flip-Flop yang paling
dasar adalah latches, yang merespon perubahan masukan yang hanya pada saat transisi
sinyal masukan kontrol (sinyal clock). SR latch memiliki dua input, yaitu S dan R,
serta dua output yaitu Q dan Q’.

Dapat disimpulkan bahwa kombinasi S=0 dan R=0 menghasilkan output yang sama
dengan output sebelumnya. Notasi p menyatakan previous atau sebelumnya.
Kombinasi S=1 dan R=1 tidak didefinisikan karena akan menghasilkan Q dan Q’=0,
sehingga melanggar aturan Q dan Q’ yang nilainya harus berlawanan. (Zuhal, 2004)
Rangkaian sekuensial terdiri atas rangkaian kombinasional dan elemen
memori. Beberapa keluaran dari rangkaian kombinasional digunakan sebagai
masukan bagian elemen memori. Keluaran dari elemen memori diumpanbalikkan ke
bagian rangkaian kombinasional. Rangkaian sekuensial dinyatakan dalam deretan
masukan, keluaran, dan keadaan internal. Dua tipe rangkaian sekuensial yaitu sinkron
dan tak sinkron. Prosedur klasik desain rangkaian sekuensial meliputi: (1) penentuan
diagram transisi keadaan dari masalah yang ada; (2) penyusunan tabel transisi
keadaan; (3) reduksi keadaan; (4) penentuan nilai keadaan; (5) penyusunan tabel
kebenaran; (6) persamaan rangkaian; (7) gambar rangkaian. Minimisasi atau reduksi
rangkaian dapat dilakukan pada Langkah 3 dan 6. Langkah 6 merupakan minimisasi
atau reduksi bentuk kombinasional sehingga dapat menggunakan metode persamaan
aljabar boole, peta karnaugh atau metode tabulasi.[ CITATION Set19 \l 1033 ]
Gerbang NAND adalah gerbang logika AND yang dihubungkan dengan suatu
pembalik. Masukkan A dan B di AND-kan untuk membentuk aljabar boolean A.B
kemudain A.B dibalik dengan gerbang NOT. Aljabar boolean dari gerbang NAND
adalah A´. B=Y .

Simbol logika standar untuk gerbang NAND digambarkan pada gambar 1

sedangkan simbol IC NAND pada gambar 2. Simbol NAND merupakan suatu symbol
AND dengan gelembung kecil pada keluarannya. Gelembung ini disebut gelembung
pembalik (inverter bubble). Gelembung pembalik ini juga menyatakan gerbang NOT.
Tabel kebenaran gerbang NAND dapat dilihat pada tabel 4. Sementara itu untuk
gerbang NAND dengan 3 input, merupakan kombinasi dua gerbang AND dan
NAND, gambar simbol dapat dilihat pada gambar 3 dan gambar 4. Tabel
kebenarannya dapat dilihat pada tabel 5.
 Gerbang NOR adalah gerbang logika OR yang dihubungkan dengan suatu
pembalik. Masukkan A dan B di OR-kan untuk membentuk aljabar Boolean A+B
kemudain A+B dibalik dengan gerbang NOT. Aljabar boolean dari gerbang NOR
adalah A B  Y . Simbol logika standar untuk gerbang NOR digambarkan pada
gambar 10 dan 11. Simbol NOR merupakan suatu symbol OR dengan gelembung
kecil pada keluarannya. Gelembung ini disebut gelembung pembalik (inverter
bubble). Gelembung pembalik ini juga menyatakan gerbang NOT. Tabel kebenaran
gerbang NOR dapat dilihat pada tabel 9. (Wiratama, 2015)

NOR LATCH
Flip flop dengan penahan NOR dibangun dengan menggunakan rangkaian
terpadu (IC). Flip-flop yang dibangun dengan menggunakan gerbang logika NOR
dinamakan penahan NOR. Adapaun logikanya sebagai berikut :
Penahan NOR dapat dinyatakan Kembali dengan teorema De Morgan, sehingga kita
dapatkan rangkaian penahan yang lain, tetapi dengan fungsi yang sama.

Masukan R dalam keadaan 0 (rendah) dan S dalam keadaan 1 (tinggi) memberikan

keadaan SET. Sedangkan apabila R tinggi dan S rendah maka keadaan akan menjadi
RESET. Lainnya lagi, bila SET dalam keadaan 1 dan RESET juga dalam keadaan 1
(tinggi), keadaan pacu. Oleh karena itu kita harus menghindari keadaan R dan S dalam
keadaan 1 (tinggi). Prinsip kerja dari penahan NOR adalah sebagai berikut:
1. Penguji Rangkaian
Apabila S dalam keadaan 0 (rendah) maka keluaran Q akan rendah. Walaupun R
diubah-ubah keadaannya (0 atau 1), keluaran Q tetap 0. Diagram pewaktuan dapat
digambarkan sebagai berikut:
2. Keadaan SET (keadaan menyalakan, mengakifkan, atau menyetel flip-flop)
Apabila S dalam keadaan 1 (tinggi) maka keluaran Q akan 1 (tinggi). Dan S hanya
sekali saja memberikan pulsa dari kadaan 0 menjadi 1. Sesudah itu jika keadaan S
berubah-ubah (0 atau 1) keluaran Q akan tetap 1. Diagram pewaktuannya adalah
sebagai berikut. [ CITATION Wid06 \l 1033 ]

NAND Latch
Rangkaian dasar Flip-Flop dapat disusun dari dua buah NAND gate atau NOR
gate. Apabila disusun dari NAND gate, disebut dengan NAND gate latch atau
secara sederhana disebut latch, seperti ditunjukkan pada gambar 7.3 (a). Dua buah
NAND gate disilangkan antara output NAND gate-1 dihubungkan dengan salah
satu input NAND gate-2, dan sebaliknya. Output gate (output latch) diberi nama Q
dan Q’. Pada kondisi normal kedua output tersebut saling berlawanan. Input latch
diberi nama SET dan RESET. Gambar 7.3 (b) menunjukkan symbol dari NAND
gate latch.
 Ikhtisar dari NAND gate latch :
1. SET = 0, RESET = 1 selalu menghasilkan Q = 1, tanpa mempedulikan keadaan
output FF sebelumnya. Ini disebut mengeset atau stting FF pada keadaan 1
atau keadaan tinggi.
2. SET = 1, RESET = 0 selalu menghasilkan Q = 0, tanpa mempedulikan keadaan
output FF sebelumnya. Ini disebut mereset FF pada keadaan 0 atau keadaan
rendah.
3. SET = 1, RESET = 1 tidak mempengaruhi keadaan FF. FF tetap berada pada
keadaan sebelumnya.
4. SET = 0 , RESET = 0 adalah keadaan tak menentu dan tidak seharusnya
digunakan. [ CITATION Sta21 \l 1033 ]

C. Komponen
1. Switch
2. DC Power
3. Resistor
4. LED
5. IC 7402
6. IC 7400
 D. Langkah Kerja
a. Rangkaian NAND SR LATCH

1. Memulai
2. Menghubungkan switch pin 3 dan 4 secara seri dengan resistor
3. Menghubungkan resistor ke pin 2 dari IC2A
4. Menghubungkan switch pin 3 dan 4 secara seri dengan resistor
5. Menghubungkan resistor ke pin 6 di IC2B
6. Menghubungkan pin 3 dari IC2A ke pin 4 IC2B
7. Menghubungkan pin 5 dari IC2A ke pin 1 IC2B
8. Menghubungkan dc power ke pin pin 1 dan 2 pada setiap switch
9. Menghubungkan pin positif led ke pin 2 IC2A
10. Menghubungkan pin positif led ke pin 6 IC2B
11. Menghubungkan resistor ke pin 2 IC2A
12. Menghubungkan resistor ke pin 6 IC2A
13. Menghubungkan secara seri led dan resistor ke pin 1 IC2A
14. Menghubungkan secara seri led dan resistor ke pin 4 IC2A
15. Menghubungkan ground ke setiap pin negatif yang ada di resistor dan led
16. Melakukan simulasi
17. Menyelesaikan
Tabel NAND SR LATCH
S R Q Q’
0 0
0 1
1 0
1 1

b. Rangkaian NOR SR LATCH

 1. Memulai
2. Menghubungkan switch pin 3 dan 4 secara seri dengan resistor
3. Menghubungkan resistor ke pin 2 dari IC2A
4. Menghubungkan switch pin 3 dan 4 secara seri dengan resistor
5. Menghubungkan resistor ke pin 6 di IC2B
6. Menghubungkan pin 3 dari IC2A ke pin 4 IC2B
7. Menghubungkan pin 5 dari IC2A ke pin 1 IC2B
8. Menghubungkan ground ke pin pin 1 dan 2 pada setiap switch
9. Menghubungkan pin negatif led ke pin 2 IC2A
10. Menghubungkan pin negatif led ke pin 6 IC2B
11. Menghubungkan resistor ke pin 2 IC2A
12. Menghubungkan resistor ke pin 6 IC2A
13. Menghubungkan secara seri led dan resistor ke pin 1 IC2A
14. Menghubungkan secara seri led dan resistor ke pin 4 IC2A
15. Menghubungkan ground ke setiap pin negatif yang ada di resistor dan led
16. Menghubungkan dc power ke setiap pin positif led yang dihubungkan ke pin 1
IC2A dan pin 5 IC2B
17. Melakukan simulasi
18. Menyelesaikan
Tabel NAND SR LATCH
S R Q Q’
0 0
0 1
1 0
1 1

E. Pertanyaan
1. Apa fungsi dari IC yang digunakan di kedua rangkaian SR Latch?
 Jawab:
a. IC 7400 sebagai logic gate NAND. Dengan mekanisme menghasilkan output 0
apabila input bernilai 1 dan jika terdapat sebuah input yang bernilai 0 maka
akan menghasilkan output bernilai 1. Logic gate NAND akan menghasilkan
sinyal keluaran rendah jika semua sinyal masukan bernilai tinggi.
b. IC 7402 sebagai logic gate NOR. Dengan mekanisme menghasilkan output 0
jika salah satu input bernilai 1 dan jika ingin mendapatkan output 1, maka
semua input bernilai 0. Gerbang NOR akan menghasilkan sinyal keluaran
tinggi jika semua sinyal masukan bernilai rendah.

2. Apa perbedaan antara SET input dan RESET input?

Jawab: SET input biasanya dipakai untuk menyetel, SET input disebut juga latch
relay, output aktif jika input aktif, tetapi tidak mati sebelum reset. SET input juga
merupakan kondisi saat masukan memaksa keluaran untuk bernilai 1 saat dipicu
dengan berapa pun nilai kondisi sebelumnya. Sedangkan RESET input dipakai
untuk me-reset, RESET input disebut juga unlatch relay, karena digunakan untuk
memastikan output pada latch sebelumnya, RESET input menyebabkan kondisi
keluaran bernilai 0 saat dipicu dengan berapa pun nilai kondisi sebelumnya.

3. Logic gate apa yang kita gunakan jika kita ingin kondisi 0 untuk mengaktifkan
SET input dan RESET input?
Jawab: logic gate flip-flop SR dengan gerbang NAND atau gerbang NOR.

F. Data Pengamatan
1. Rangkaian NAND SR LATCH
S R Q Q’
0 0 Qn Q́ n
0 1 0 1
1 0 1 0
1 1 1 1
Ket: Qn=tetap/ memori

2. Rangkaian NOR SR LATCH

S R Q Q’
0 0 Qn Q́ n
0 1 1 0
 1 0 0 1
1 1 0 0

G. Pengolahan Data
Pada praktikum kali ini tidak terdapat pengolahan data.

H. Pembahasan
Rangkaian sekuensial merupakan rangkaian yang output- nya tidak tergantung
cuma pada input, tetapi tergantung pada kondisi rangkaian serta pada ingatan dari
rangkaian. Salah satu contoh dari rangkaian sekuensial merupakan rangkaian flip-
flop. Rangkaian flip- flop merupakan rangkaian yang mempunyai 2 arus normal serta
bisa digunakan selaku penyimpan data. Flip- flop mempunyai 2 output yang salah
satunya ialah komplemen dari output yang lain. Keluaran flip- flop berbentuk
tegangan rendah (0) ataupun tegangan besar (1). Salah satu tipe rangkaian flip- flop
merupakan flip- flop SR ataupun flip- flop (set- reset), flip- flop ini mempunyai 2
input, ialah set (dikala membuat output bernilai 1) serta reset (dikala membuat output
bernilai 0). Flip- flop SR dibangun dari 2 gerbang NAND serta NOR. Praktikum kali
ini memakai gerbang logika NAND serta NOR. Pada percobaan pertama didapat tabel
kebenaran pada rangkaian SR Latch NAND sebagai berikut :
S R Q Q’
0 0 Qn Q́ n
0 1 0 1
1 0 1 0
1 1 1 1
Rangkaian SR Latch NAND dibangun dengan dua buah logic gate NAND,
pada tabel kebenaran logic gate NAND diketahui output akan bernilai 1 ketika salah
satu input atau keduanya diberi nilai 0. Dapat dilihat ketika diberi input S dan R
bernilai 0, maka hasil yang diperoleh adalah Q dan Q’ bernilai Q n dan Q́ n yang berarti
dalam kondisi tetap atau memori, hal ini tidak bersesuaian dengan teori yang ada pada
literatur. Pada literatur kondisi output tetap atau memori berada jika kedua inputnya
diberi nilai 1 karena berdasarkan tabel kebenaran logic gate NAND jika input diberi
nilai 1, maka output yang dihasillkan bisa 1 atau 0 bergantung pada nilai input salah
satunya ini yang mengakibatkan kondisi tetap atau memori. Dan juga ketika S dan R
diberi nilai input 1 hasil yang didapat adalah Q dan Q’ keduanya bernilai 1 yang bukan
merupakan konsep pada flip-flop, ini juga berbeda dengan apa yang ada pada literatur.
Hal ini disebabkan karena VCC dipasang pada resistor dan LED, bukan pada switch.
Pada percobaan menggunakan rangkaian SR Latch NOR didapat tabel
kebenaran sebagai berikut.
 S R Q Q’
0 0 Qn Q́ n
0 1 1 0
1 0 0 1
1 1 0 0
Rangkaian SR Latch NOR dibangun dari dua buah logic gate NOR, berdasarkan tabel
kebenaran logic gate NOR, output akan bernilai 1 jika dan hanya jika kedua input
bernilai 0. Dari tabel kebenaran yang telah diperoleh ketika S dan R diberi nilai 0,
maka output yang diperoleh adalah Q dan Q’ bernilai Q n dan Q́ n atau disebut juga
dalam keadaan tetap atau memori, hal ini bersesuaian dengan teori yang ada pada
literatur, dan jika S dan R diberi nilai input 1 maka hasil yang didapat adalah 0 atau
dalam kondisi yang tidak digunakan.

I. Kesimpulan
1. Pada rangkaian SR Latch NAND output yang didapat tidak sesuai dengan apa yang
ada pada literatur.

2. Pada literatur, SR Latch NAND akan menghasilkan kondisi tetap atau memori
ketika S dan R diberi nilai input 1.
3. Pada percobaan SR Latch NAND menghasilkan kondisi tetap atau memori ketika S
dan R diberi nilai input 0.

4. Pada rangkaian SR Latch NOR output yang didapat sesuai dengan apa yang ada
pada literatur.

Daftar Pustaka

Setiyani, T. A., & Suyanto, Y. (2019). Implementasi Reduksi Keadaan Rangkaian

Digital Sekuensial Metode Bagan Implikasi. Jurnal TEKNO (Civil
Engineering, Electrical Engineering and Industrial Engineering), 16(02), 23-
34.
UNY, S. (2021, April 02). Retrieved from
http://staffnew.uny.ac.id/upload/131755729/pendidikan/Flip-Flop.pdf

Widjanarka, W. (2006). Teknik Digital. Jakarta: Erlangga.

Wiratama, Galih Panulat. 2015. Media Pembelajaran Flip-Flop untuk Mata Pelajaran
Teknik Digital di SMK Negeri 1 Pundong. Tugas Akhir Skripsi. Yogyakarta:
Universitas Negeri Yogyakarta.

Zuhal. 2004. Prinsip Dasar Elektroteknik. Jakarta: PT Gramedia Pustaka Utama