LAPORAN RESMI PRAKTIKUM 6.

SHIFT REGISTER 1

Disusun Oleh :
Dimas Aditya Wiranata

2120600045

1 D4 Elektronika B

PROGRAM STUDI TEKNIK ELEKTRONIKA

DEPARTEMEN TEKNIK ELEKTRO
POLITEKNIK ELEKTRONIKA NEGERI SURABAYA

2021
 PERCOBAAN 6
SHIFT REGISTER 1

6.1. TUJUAN :
Setelah melakukan percobaan ini mahasiswa diharapkan mampu :
➢ Menjelaskan prinsip kerja Shift Register secara umum
➢ Membuat Paralel Input Serial Output Shift Register
➢ Membuat Recirculating Register (Johnson Shift Counter)

6.2. PERALATAN :
Modul ITF – 102

6.3. DASAR TEORI :

Di dalam sistim digital, register digunakan sebagai tempat menyimpan sementara
sebuah grup bit data. Bit-bit data (“1” atau “0”) yang sedang berjalan di dalam sebuah
sistim digital, kadang-kadang perlu dihentikan, di-copy, dipindahkan atau hanya digeser
ke kiri atau ke kanan satu atau lebih posisi.
Shift Register mampu menjalankan fungsi-fungsi di atas serta menyimpan bit-bit
data. Sebagian besar shift Register dapat meng-handle perpindahan secara paralel
maupun serial, serta dapat mengubah dari sistim serial ke paralel atau sebaliknya.
Rangkaian dasar Shift Register dapat dibuat dari beberapa Flip-flop sejenis, yang
dihubungkan seperti pada gambar 1. Gambar tersebut menunjukkan Shift Register 4-bit
yang menerima 4 bit data paralel dan menggesernya 4 posisi ke kanan menuju peralatan
digital yang lain. Pewaktuan dari proses penggeseran ini dilakukan oleh input clock
Pergeseran satu posisi ke kanan dilakukan setiap satu input clock.
 100 0
Paralel Load 1000
Peralatan Penerima
0 Serial

Clock

Masukkan
pulsa 1

Clock
0
00X X
Masukkan
pulsa 2

Clock

Masukkan
pulsa 3

Clock

Masukkan
pulsa 4

Clock

Gambar 6.1. Shift Register 4-bit yang digunakan untuk konversi Paralel to Serial
 Gambar 6.1 menjelaskan sebagai berikut : Sebuah grup terdiri dari 4 buah D Flip-
flop.Langkah pertama adalah membebani register di atas dengan 1-0-0-0. “Paralel Load”
berarti membebani ke-empat flip-flop dalam waktu yang bersamaan. Pembebanan
diberikan melalui input SD pada masing-masing flip-flop.
Selanjutnya, clock pertama meyebabkan seluruh bit menggeser satu posisi ke
kanan, karena input dari masing-masing flip-flop mendapatkan output dari flip-flop
sebelumnya. Setiap penekanan clock menyebabkan penggeseran satu posisi ke kanan.
Pada pulsa ke empat, seluruh bit sudah tergeser ke peralatan penerima data serial, sesuai
dengan data awal yang diberikan. Koneksi antara ke-empat flip-flop di atas bisa berupa
kabel transmisi serial (serial data, clock dan ground).
Ada 4 macam konversi yang bisa dilakukan menggunakan Shift Register, yaitu
Paralel Input Paralel Output (PIPO), Serial Input Serial Output (SISO), Paralel Input
Serial Output (PISO) dan Serial Input Paralel Output (SIPO). Ada pula Recirculating
Register, yang menggeser data secara sirkulasi.

6.3.1. SHIFT REGISTER PARALEL INPUT SERIAL OUTPUT

Register jenis ini dapat meng-konversikan data paralel menjadi data serial.
Langkah yang ditempuh seperti yang telah dijelaskan melalui gambar 6.1.
PROSEDUR PERCOBAAN 1 :
1. Dengan menggunakan 4 buah SR-Flip-flop, buat rangkaian seperti gambar 6.2.

D3 D2 D1 D0
Q3 Q2 Q1 Q0
0

Gambar 6.2. Rangkaian Shift Register 4-bit Paralel Input Serial Output
2. Hubungkan Cp pada masing-masing flip-flop dengan input Manual Clock.
Hubungkan pula masing-masing PC pada flip-flop dengan input “0”, bila kita ingin
melakukan Reset setiap saat, jka tidak, berikan input “1”.
3. Pada input-input PS-nya berikan beban data dengan nilai D3D2D1D0 = 1010.
4. Berikan nilai “0” pada input S dari flip-flop pertama.
5. Lakukan penekanan clock pertama dan amati perubahan yang terjadi pada output
masing-masing flip-flop. Berikan penekanan berikutnya. Tulis hasilnya pada Tabel
PS/NS.
6. Amati output yang dihasilkan oleh flip-flop terakhir, yaitu Q0, untuk setiap
penekanan clock. Pada penekanan clock pertama sampai dengan ke-empat,
bagaimana urutan data yang dihasilkan oleh Q0 dibandingkan dengan data yang
dibebankan ?
7. Ulangi langkah 3 s/d 6 untuk 3 set data input yang lain (masing-masing 4 bit).

6.3.2. RING SHIFT COUNTER

Recirculating data output flip-flop paling akhir ke input flip-flop paling awal
dapat dilakukan dengan memberikan output Q0’ pada R3 dan Q0 pada S3. Dengan koneksi
semacam Ring ini data-data yang telah dibebankan sebelumnya tidak pernah hilang.
Sejumlah n bit data yang sama akan muncul kembali setelah pergeseran sebesar n kali.
PROSEDUR PERCOBAAN 2 :
1. Dengan menggunakan 4 buah SR-Flip-flop, buat rangkaian seperti gambar 6.3.
D3 D2 D1 D0
Q3 Q2 Q1 Q0
2. Hubungkan Cp pada masing-masing flip-flop dengan input Manual Clock.
3. Hubungkan pula masing-masing PC pada flip-flop dengan input “0” untuk me-reset
rangkaian.,
4. Berikan urutan data sebanyak 4 bit pada D3D2D1D0 (misal : 1101) sebagai data awal..
5. Lakukan penekanan clock sebanyal 10 kali, dan amati output masing-masing flip-flop.
Tuliskan hasilnya pada Tabel Kebenaran.
6. Ulangi langkah 4 s/d 5 untuk data awal 1110.

6.3.3. JOHNSON SHIFT COUNTER

Sama seperti Ring Shift Counter, Johnson Shift Counter juga merupakan
Recisculating Shift Register. Bedanya adalah pada Johnson Shift Counter, output dari
flip-flop paling akhir Q0’ diumpanbalikkan ke input flip-flop paling awal S3. Begitu pula
output Q0 diumpan balikkan ke input R3. Karena ada persilangan pada output flip-flop
terakhir, maka nilai input-input flip-flop paling awal berkebalikan dengan nilai output
flip-flop paling akhir.
PROSEDUR PERCOBAAN 3 :
1. Dengan menggunakan 4 buah SR-Flip-flop, buat rangkaian seperti gambar 6.4.
D3 D2 D1 D0
Q3 Q2 Q1 Q0

2. Hubungkan Cp pada masing-masing flip-flop dengan input Manual Clock.

3. Hubungkan pula masing-masing PC pada flip-flop dengan input “0” untuk me-reset
rangkaian.,
4. Berikan urutan data sebanyak 4 bit pada D3D2D1D0 (misal : 1011) sebagai data awal..
 5. Lakukan penekanan clock sebanyal 10 kali, dan amati output masing-masing flip-
flop. Tuliskan hasilnya pada Tabel Kebenaran.
6. Ulangi langkah 4 s/d 5 untuk data awal 1110.

6.4. DATA PERCOBAAN

• PERCOBAAN 1 (SHIFT REGISTER PARALLEL INPUT SERIAL OUTPUT)

1. Gambar Rangkaian

2. Tabel PS/NS untuk input Ps D3 D2 D1 D0 = 1010

Present State Next State

CLOCK Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0
0 (Start) 1 0 1 0 0 1 0 1
1 0 1 0 1 0 0 1 0
2 0 0 1 0 0 0 0 1
3 0 0 0 1 0 0 0 0
4 (end) 0 0 0 0 0 0 0 0

3. Tabel Pengamatan Output Q1 untuk input Ps D3 D2 D1 D0 = 1010

Clock Q0
0 1
1 0
2 1
3 0
5 0
4. Tabel PS/NS untuk input Ps D3 D2 D1 D0 = 0010

Present State Next State

CLOCK
Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0
0 (Start) 0 0 1 0 0 0 0 1
1 0 0 0 1 0 0 0 0
2 0 0 0 0 0 0 0 0
3 0 0 0 0 0 0 0 0
4 (end) 0 0 0 0 0 0 0 0

5. Tabel Pengamatan Output Q1 untuk input Ps D3 D2 D1 D0 = 1010

Clock Q0

0 1
1 0
2 0
3 0
5 0

6. Tabel PS/NS untuk input Ps D3 D2 D1 D0 = 0001

Present State Next State

CLOCK
Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0
0 (Start) 0 0 0 1 0 0 0 0
1 0 0 0 0 0 0 0 0
2 0 0 0 0 0 0 0 0
3 0 0 0 0 0 0 0 0
4 (end) 0 0 0 0 0 0 0 0

7. Tabel Pengamatan Output Q1 untuk input Ps D3 D2 D1 D0 = 1010

Clock Q0
0 0
1 0
2 0
3 0
5 0
• PERCOBAAN 2 (RING SHIFT COUNTER)
1. Gambar Rangkaian

2. Tabel PS/NS untuk input Ps D3 D2 D1 D0 = 1101

Present State Next State

CLOCK
Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0
0 (Start) 1 0 1 0 0 1 0 1
1 0 1 0 1 1 0 1 0
2 1 0 1 0 0 1 0 1
3 0 1 0 1 1 0 1 0
4 1 0 1 0 0 1 0 1
5 0 1 0 1 1 0 1 0
6 1 0 1 0 0 1 0 1
7 0 1 0 1 1 0 1 0
8 1 0 1 0 0 1 0 1
9 0 1 0 1 1 0 1 0
10 (end) 1 0 1 0 0 1 0 1

3. Tabel PS/NS untuk input Ps D3 D2 D1 D0 = 1110

Present State Next State

CLOCK
Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0
0 (Start) 1 1 1 0 0 1 1 1
1 0 1 1 1 1 0 1 1
 2 1 0 1 1 1 1 0 1
3 1 1 0 1 1 1 1 0
4 1 1 1 0 0 1 1 1
5 0 1 1 1 1 0 1 1
6 1 0 1 1 1 1 0 1
7 1 1 0 1 1 1 1 0
8 1 1 1 0 0 1 1 1
9 0 1 1 1 1 0 1 1
10 (end) 1 0 1 1 1 1 0 1

• PERCOBAAN 3(JHONSON SHIFT COUNTER)

1. Gambar Rangkaian

2. Tabel PS/NS untuk input Ps D3 D2 D1 D0 = 1011

Present State Next State
CLOCK
Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0
0 (Start) 1 0 1 1 0 1 0 1
1 0 1 0 1 0 0 1 0
2 0 0 1 0 1 0 0 1
3 1 0 0 1 0 1 0 0
4 0 1 0 0 1 0 1 0
5 1 0 1 0 1 1 0 1
6 1 1 0 1 0 1 1 0
 7 0 1 1 0 1 0 1 1
8 1 0 1 1 0 1 0 1
9 0 1 0 1 0 0 1 0
10 (end) 0 0 1 0 1 0 0 1

3. Tabel Pengamatan Output Q1 untuk input Ps D3 D2 D1 D0 = 1110

Present State Next State

CLOCK
Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0
0 (Start) 1 1 1 0 1 1 1 1
1 1 1 1 1 0 1 1 1
2 0 1 1 1 0 0 1 1
3 0 0 1 1 0 0 0 1
4 0 0 0 1 0 0 0 0
5 0 0 0 0 1 0 0 0
6 1 0 0 0 1 1 0 0
7 1 1 0 0 1 1 1 0
8 1 1 1 0 1 1 1 1
9 1 1 1 1 0 1 1 1
10 (end) 0 1 1 1 0 0 1 1
6.5. ANALISA DATA

• Percobaan 1
Berdasarkan percobaan yang telah dilakukan pada percobaan yang pertama ini yang mana
membuat rangkaian shift register parallel input serial output dengan menggunakan 4 buah SR-
FF, yang mana register jenis ini akan digunakan untuk mengkonversikan data parallel menjadi
data serial atau biasa disebut dengan PISO (Paraallel Input Serial Output). Selanjutnya
Diberikan input D pada dengan nilai D3 = 1, D2 = 0, D1= 1 D0 = 0, sehingga diperoleh data
percobaan seperti pada table PS/NS pada data percobaan diatas ketika pada saat setelah
diberikan input pada D maka output yang dihasilkan pada Q3 = 1, Q2 = 0, Q1 = 1, Q0 = 0.
Pada saat clock berlogika 0,setelah itu diberikan clock sehingga logika clock menjadi 1, hal
tersebut menyebabkan nilai dari Q3 bergeser ke Q2 dan nilai pada Q2 bergeser ke Q1 sehingga
output yang dihasilkan adalah Q3 = 0, Q2 = 1, Q1 = 0, Q0 = 1, pada saat clock yang ke 2 maka
nilainya akan bergeser lagi ke kiri sehingga nantinya menjadi Q3 = 0, Q2 = 0, Q1 = 0, Q0 = 1,
ketika ditekan lagi maka akan bergeser lagi ke kiri sampai pada clock yang ke 4 dan diperoleh
nilai dari outputnya untuk Q3 = 0, Q2 = 1, Q1 = 0, Q0 = 0, hal tersebut terjadi dikarenakan
semua biner yang telah di inputkan itu semua bitnya telah digeser ke kiri, selanjutnya untuk
urutan output yang dihasilkan pada outputnya yang mana Q1 untuk clock yang ke 0 = 1, untuk
clock yang ke 1 = 0, untuk clock yang ke 2 = 1, untuk clock yang ke 3 = 0 dan clock yang ke 4
=0.

Pada percobaan yang selanjutnya, ketika input D diberikan inputan biner 0-0-1-0, maka
pada clock yang ke 0 output yang dihasilkan pada Q3 = 0, Q2 = 0, Q1 = 1, Q0 = 0, pada saat
clock di tekan dan menjadi clock yang ke 1, maka output yang dihasilkan untuk Q3 = 0, Q2 =
0, Q1 = 0, Q0 = 1, yang mana nilai dari bit Q1 bergeser ke Q0 , dan pada saat clock yang ke 3
ditekan, maka nilai Q0 bergeser ke kiri sehingga output yang ditampilkan keseluruhan adalah
Q3 = 0, Q2 = 0, Q1 = 0, Q0 = 0. Selanjutnya, ketika input D diberikan logika 0-0-0-1, maka
pada kondisi clock yang ke 0, output yang dihasilkan tetap sama yaitu Q3 = 0, Q2 = 0, Q1 = 0,
Q0 = 1, pada saat clock ditekan, akan menjadi clock yang ke 1dan menyebabkan outputnya
akan bergeser ke kiri sehingga kondisi selanjutnya berubah Q3 = 0, Q2 = 0, Q1 = 0, Q0 = 0.
Sehingga hanya bertahan sampai dengan 2 kali clock saja. Setelah itu, pada percobaan yang
selanjutnya pada saat input D adalah 0-0-1-0 urutan output pada Q1 selama 4 kali clock ditekan
yaitu clock 1-2-3-4 adalah 1-0-0-0 dan pada saat input D adalah 0-0-0-1 maka urutan output
pada Q0 adalah 0-1-0-0.

• Percobaan 2
Berdasarkan percobaan yang telah dilakukan yang mana pada percobaan yang kedua ini
adalah dengan menggunakan rangkaian Ring Shift Counter dimana pada rangkaian ini data dari
output flip flop paling akhir akan di umpan balikan menjadi input dari flip-flop awal, dan untuk
tabel nya diperoleh data table percobaan sebanyak 10 kali percobaan seperti pada data
percobaan diatas. Berdasarkan percobaan diatas ketika kondisi clock 0 dimana pada input D
nya yaitu pada D3 D2 D1 D0 diberikan logic 1-1-0-1 sehingga menyebabkan output yang
dihasilkan pada Q3 Q2 Q1 Q0 adalah 1-0-1-0, pada saat clock 1 diberikan maka terjadi
pergeseran bit, hal tersebut menyebabkan output pada Q3 bergeser ke Q2 dan output pada Q1
bergeser ke Q0 sehingga diperoleh kondisi outputnya adalah Q3 = 0, Q2 = 0, Q1 = 0, Q0 = 1,
pada saat clock yang ke 2 diberikan maka akan menghasilkan output Q3 = 1, Q2 = 0, Q1 = 1,
Q0 = 0. pada saat clock yang ke 3 ini bit akan mengalami pergeseran lagi sehingga
menghasilkan output Q3 = 0, Q2 = 1, Q1 = 0, Q0 = 1. Pada percobaan ini dilakukan sebanyak
10 kali percobaan sehinga nantinya akan terus menerus terjadi pergeseran output sehingga
dihasilkan output yang saling bergantian terus menerus yaitu Q3 = 1, Q2 = 0, Q1 = 1, Q0 = 0
dan Q3 = 0, Q2 = 1, Q1 = 0, Q0 = 1.

Pada percobaan selanjutnya dimana input yang diberikan pada input D yaitu D3 D2 D1 D0
diberikan logika 1-1-1-0 maka output yang dihasilkan pada Q3 = 1, Q2 = 1, Q1 = 1, Q0 = 0
pada clock yang ke 0, pada saat clock ditekan sehingga menjadi clock yang ke 1, maka akan
terjadi pergeseran sehingga outputnya menjadi Q3 = 0, Q2 = 1, Q1 = 1, Q0 = 1, selanjutnya
pada saat diberikan clock ke-2 maka akan menghasilkan output Q3 = 1, Q2 = 0, Q1 = 1, Q0 =
1, setelah itu dilanjutkan dengan clock yang ke 3, maka output yang dihasilkan menjadi Q3 =
1, Q2 = 1, Q1 = 0, Q0 = 1. Pada saat diberikan clock yang ke 4 maka output yang dihasilkan
menjadi Q3 = 1, Q2 = 1, Q1 = 1, Q0 = 0, pada saat clock yang ke-5 diberikan, maka akan
menghasilkan output Q3 = 0, Q2 = 1, Q1 = 1, Q0 = 1. Percobaan ini terus dilakukan sampai
mencapai clock yang ke 10 dan akan tetap mengalami pergeseran bit untuk setiap penambahan
pada clocknya.
• Percobaan 3
Berdasarkan percobaan yang telah dilakukan pada percobaan yang ketiga adalah
percobaan dengan menggunakan rangkaian Johnson Shift Counter dimana prinsip kerjanya
hampir sama dengan ring shift counter namun yang membedakanya adalah ouput pada flip flop
paling akhir Q0, diumpanbalikkan ke input flip-flop paling awal S3 bgitu pula pada output Q0
diumpan balikkan ke input R3, sehingga diperoleh data percobaan seperti pada tabel data
percobaan diatas dimana pada saat input D diberikan yaitu D3 D2 D1 D0 adalah 1-0-1-1, maka
ketika kondisi clock yang ke 0 output yang dihasilkan adalah Q3 = 1, Q2 = 0, Q1 = 1, Q0 = 1,
pada saat diberikan clock yang ke 1, maka akan terjadi pergeseran bit pada output sebelumnya
sehingga dihasilkan outputnya yaitu Q3 = 0, Q2 = 1, Q1 = 0, Q0 = 1, selanjutnya pada saat
clock ke-2 diberikan maka output yang dihasilkan menjadi Q3 = 0, Q2 = 0, Q1 = 1, Q0 = 0,
pada saat diberikan clock ke-3 maka akan dihasilkan output yaitu Q3 = 1, Q2 = 0, Q1 = 0, Q0
= 1, pada saat clock ke-4 diberikan maka akan dihasilkan ouput Q3 = 0, Q2 = 1, Q1 = 0, Q0 =
0, pada saat clock ke-5 diberikan maka akan menghasilkan output Q3 = 1, Q2 = 0, Q1 = 1, Q0
= 0, percobaan ini terus dilakukan hingga nantinya dihasilkan sebanyak 5 kali perobaan.

Pada percobaan yang selanjutnya yaitu pada saaat input D yang diberikan yaitu D3 D2 D1
D0 adalah 1-1-1-0, maka pada saat clock yang ke 0 output yang dihasilkan adalah Q3 = 1, Q2
= 1, Q1 = 1, Q0 = 0, selanjutnya pada saat diberikan clock 1 maka output yang dihasilkan
adalah Q3 = 1, Q2 = 1, Q1 = 1, Q0 = 1, pada saat clock ke 2 diberikan maka output yang
dihasilkan adalah Q3 = 0, Q2 = 1, Q1 = 1, Q0 = 1, pada saat clock ke 3 diberikan maka output
yang dihasilkan adalah Q3 = 0, Q2 = 0, Q1 = 1, Q0 = 1, pada saat clock ke 4 diberikan maka
output yang dihasilkan adalah Q3 = 0, Q2 = 0, Q1 = 0, Q0 = 1, pada saat clock ke 5 diberikan
maka akan dihasilkan output Q3 = 0, Q2 = 0, Q1 = 0, Q0 = 0, percobaan ini terus dilakukan
sehingga akan menghasilkan output sesuai dengan tabel pada data percobaan diatas.
6.6. KESIMPULAN
Berdasarkan analisa data yang telah dilakukan, dapat disimpulkan bahwa
rangkaian shift register adalah rangkaian yang menyebabkan terjadinya pergeseran bit
bine, serta rangkaian shift register juga mampu menyimpan sementara sebuah group bit
data yaitu bit-bit data 1 atau 0 yang sedang berjalan dalam sistem digital, kadang-
kadang perlu dihentikan, disalin, dipindahkan atau hanya digeser ke kiri atau ke kanan
atau lebih posisi.

Rangkaian shiftregister ini juga mampu menjalankan fungsi-fungsi seperti yang

telah disebutkan sebelumnya dan mampu untuk menyimpan bit-bit data, Sebagian
besar rangkaian shift register mampu untuk merekapitulasi atau mengatasi
perpindahan bit yang terjadi secara parallel maupun yang terjadi secara serial, serta
mampu mengubah dari sistem serial ke sistem parallel atau sebaliknya. Rangkaian
shift register umumnya dapat dibuat dari beberapa flip-flop yang sejenis yang
dihubungkan antara satu sama lain seperti pada percobaan yang telah dilakukan ini.

Terdapat 4 macam konversi yang bisa dilakukan menggunakan Shift Register,

yaitu Paralel Input Paralel Output (PIPO), Serial Input Serial Output (SISO), Paralel
Input Serial Output (PISO) dan Serial Input Paralel Output (SIPO). Ada pula
Recirculating Register, yang menggeser data secara sirkulasi.

Pada percobaan yang telah dilakukan ini, pada saat input D diberikan, maka akan
menghasilkan output pada Q yang mana jika clock pada rangkaian shift register ini
ditekan akan menyebabkan terjadinya pergeseran bit biner pada ouputnya, pada
rangkaian shift register parallel input serial output (PISO) clock hanya dapat bekerja
sebanyak 4 kali atau kurang dari itu tergantung dari inputan D yang akan menyebabkan
terjadinya pergeseran, berbeda dengan rangkaian ring shift counter dimana pada
rangkaian ini output yang paling akhir dari flip-flop akan dijadikan input dari flip-flop
paling awal dimana dapat dilakukan dengan memberikan ouput Q0’ pada R3 dan Q0
pada S3 sehingga dengan koneksi Ring ini data-datayang telah dibebankan sebelumnya
tidak akan hilang. Sedangkan pada rangkaian Johson shift counter rangkaiannya hampir
sama dengan rangkaian ring shift counter namun yang membedakannya adalah untuk
rangkaian johnshon shift counter ini, output dari flip flop paling akhir Q0 akan
diumpan balikkan ke input flip flop paling awal S3,begitu pula pada output Q0 yang
juga akan diumpan balikkan ke R3, karena pengaruh adanya persilangan pada output
Flip Flop terakhir, maka akan menyebapkan nilai-nilai flip flop paling awal akan
berkebalikan dengan nilai flip-flop yang paling akhir.

6.7. TUGAS :
1. Pada gambar 2, jika D3D2D1D0 = 0100 dan input S3 = 1, berapa nilai Q3Q2Q1Q0
setelah clock ke-2 ? Setelah clock ke-4 ?

JAWABAN :
Gambar Rangkaian
 Present State Next State
CLOCK
Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0
0 (Start) 0 1 0 0 0 0 1 0
1 0 0 1 0 0 0 0 1
2 0 0 0 1 0 0 0 0
3 0 0 0 0 0 0 0 0
4 0 0 0 0 0 0 0 0
5 (end) 0 0 0 0 0 0 0 0
Berdasarkan percobaan yang telah dilakukan pada gambar 2 jika D3 D2 D1 D0
diberikan input = 0100 maka output yang dihasilkan setelah clock ke 2 adalah 0001 dan
pada clock ke 4 adalah 0000 hal ini terjadi karena pada saat clock ke 1 diberikan maka
output pada Q2 akan di geser ke Q1 sehingga kondisinya adalah 0010, pada saat clock ke 2
diberikan maka output pada Q1 akan di geser ke Q0 sehingga dihasilkan 0001, pada saat
clock ke 3 diberikan maka ouput pada Qo digeser ke kiri yang mana menghasilkan output
0000, kondisi 0000 ini akan terus berlanjut hingga nantinya ke clock ke 5.

2. Jika Rangkaian pada gambar 6.3. ditambahkan 2 buah Flip-flop lagi, dan data awal
dibuat 1100, berapa nilai Q3Q2Q1Q0 setelah clock ke-2 ? Setelah clock ke-4 ?
JAWABAN :
Gambar Rangkaian
 Present State Next
CLOCK State
Q Q Q3 Q Q Q Q Q Q Q Q Q
5 4 2 1 0 5 4 3 2 1 0
0 1 1 0 0 0 0 0 1 1 0 0 0
(Start)
1 0 1 1 0 0 0 0 0 1 1 0 0
2 0 0 1 1 0 0 0 0 0 1 1 0
3 0 0 0 1 1 0 0 0 0 0 1 1
4 0 0 0 0 1 1 1 0 0 0 0 1
5 (end) 1 0 0 0 0 1 1 1 0 0 0 0

Berdasarkan percobaan yang telah dilakukan, nilai yang dihasilkan setelah clock yang ke
2 adalah Q5 = 0, Q4 = 0, Q3 = 1, Q2 = 1, Q1 = 1, Q0 = 0 dan pada saat clock ke-4 nilai
yang dihasilkanQ5 = 0, Q4 = 0, Q3 = 0, Q2 = 0, Q1 = 1, Q0 = 1. Prinsip kerjanya hampir
sama pada tugas nomor 1 diatas yaitu menggeser ke kiri biner apabila nilai clock
dinaikkan atau di tekan selain dari itu pada percobaan ini mengunakan rangkaian shift
ring yang sebelumnya menggunakan 4 buah SR-FF dan kemudian ditambahkan lagi
dengan 2 buah SR-FF sehingga diperoleh 6 buahSR-FF dengan output mulai dari Q5 Q4
Q3 Q2 Q1 Q0 dan menghasilkan 6 bit biner.

3. Sketsalah bentuk gelombang output dari Q0, Q1 dan Q2 pada tujuh pulsa clockpertama
untuk rangkaian gambar 6.5.

Q2 Q1 Q0

Gambar 6.5. Rangkaian untuk tugas 3.

JAWABAN :

Gambar Rangkaian

Present State Next State

CLOCK
Q2 Q1 Q0 Q2 Q1 Q0
0 0 0 0 0 1 0
1 0 1 0 0 1 1
2 0 1 1 1 1 1
3 1 1 1 1 0 1
4 1 0 1 1 0 0
5 1 0 0 0 0 0
6 0 0 0 0 1 0
7 0 1 0 0 1 1