NIM : 1805061036
Tanggal Percobaan :
Tanggal Penyerahan :
Dosen Dosen
Daftar Isi. . . . . .. . . . . . . .. . . . . . . . . . . . . . .. . . . . . . . .. . . . . .. . . . . . . . . . . .. . . .
I. Tujuan. . . . .. . . . . . . . . . . . . . .. . . . . . . . .. . . . . .. . . . . . . . . …………..
V. Langkah Kerja. . . . .. . . . . . . . . . . . . . .. . . . . . . . .. . . . . .. . . . . . . . . . . .
VII. Analisa. . . . .. . . . . . . . . . . . . . .. . . . . . . . .. . . . . .. . .. . . . . . . . . . . . . . .
IX. Kesimpulan. . . . .. . . . . . . . . . . . . . .. . . . . . . . .. . . . . .. . . . . . . . . . . . ..
Daftar Pustaka. . . . .. . . . . . . . . . . . . . .. . . . . . . . .. . . . . .. . . . . . . . . . . .. . . . . . . ..
I. TUJUAN
Sebelumnya telah dipraktekkan adder/subtractor 4-bit. Berikut ini akan dicoba untuk melakukan
adder/subtractor 8-bit dengan memanfaatkan adder 4-bit yang terdapat dalam suatu rangkaian
terpadu (IC). Dua atau lebih blok-blok adder paralel dapat dihubungkan dalam kaskade untuk
memungkinkan penjumlahan bilangan-bilangan biner yang lebi besar. Sebagai contoh, gambar 1
menunjukkan bagaimana adder paralel 4-bit dapat dihubungkan untuk menjumlahkan dua bilangan 8-
bit . Adder tersebut menjumlahkan empat LSB dari bilangan-bilangan tersebut. Keluaran C4 dari adder
ini dihubungkan sebagai carry input untuk posisi pertama dari adder kedua yang mejumlahkan empat
MSB dari bilangan-bilangan tersebut. Kedelapan output-output jumlah tersebut menyatakan jumlah
total dari bilangan-bilangan 8-bit tersebut. C8 merupakan carry yang keluar dari 1 posisi terakhir (MSB)
dari 1 adder kedua. C8 dapat digunakan sebagai bit overflow atau sebagai carry input untuk tingkat
Operasi pengurangan juga dapat dilakukan dengan menggunakan sistem komplemen ke-2 pada
bilangan biner (pengurangan) kepada bilangan biner yang lain (yang dikurangi), maka prosedurnya
Bilangan yang dikurangi tersebut dipertahankan dalam bentuk aslinya. Hasil dari
Sign bit dari hasil jumlah menentukan hasil yang sebenarnya dari operasi pengurangan tersebut.
Apabila tandanya posiitif maka hasil tersebut hasil yang sebenarnya. Akan tetapi bila tandanya negatif
maka hasil tersebut masih dalam bentuk komplemen ke’2. Oleh karena itu untuk mendapatkan hasil
yang sebenarnya harus diubah ke bentuk TMF. Marilah kita tinjau untuk kasus dimana desimal +9
dikurangi +4.
Ubahlah pengurang menjadi bentuk komplemen keduanya sehingga diperoleh 11111100 kemudian
11111100
00001001 +
Bit yang paling depan (1) diabaikan sehingga diperoleh hasilnya 00000101 (+5).
Apabila pengurang dibah menjadi komplemen keduanya berarti pengurang tersebut menjadi -4,
karena itukita menjumlahkan +9 dan -4, yang sama dengan mengurangkan +4 dari +9. Dengan demikian,
setiap operasi pengurangan sesungguhnya merupakan operasi penjumlahan apabila digunakan sistem
komplemen kedua. Sifat dari komplemen kedua ini telah membuatnya menjadi yang paling luas dalam
penggunaan, karena sistem ini memungkinkan untuk melakukan penjumlahan dan pengurangan dengan
rangkaian yang sama. Ingatlah bahwa apabila hasilnya mempunyai sign bit 1, berarti negatif dan dalam
6. IC - 7483 : 2 buah
- 7486 : 2 buah
5V
Gambar 1
V. LANGKAH KERJA
1. Catu daya dalam keadaan mati, membuat rangkaian seperti dalam Diagram Rangkaian.
4. Melakukan percobaan penjumlahan. Menghubungkan terminal Add ke Vcc dan terminal sub
5. Mengamati keadaan keluaran (output) pada LED dan voltmeter untuk semua keadaan
9. Mengamati keadaan keluaran (output) pada LED dan voltmeter untuk semua keadaan
INPUT OUTPUT
PERTANYAAN
3. Bagaimanakah keadaan keluaran saat pengurang lebih besar daripada bilangan yang akan
5. Dari hasil pengamatan adakah terdapat hasil penjumlahan / pengurangan berbentuk K-2 ?
6. Dari hasil pengamatan saudara tentukanlah pada tabel bentuk bilangan S yang diperoleh ?
JAWABAN
1. Rangkaian akan berfungsi sebagai Adder saat input C O diberi logika “0”. Dan rangkaian akan
2. Untuk ,membuat unit pada gambar 1 menjadi pengurang 8 bit, maka kendali harus ada pada
posisi “1”. Ini menyebabkan gerbang XOR bekerja sebagai pembalik untuk masukan B pada
penambah-lengkap. Saluran kendali ini juga akan mengaktifkan gerbang AND untuk
3. Saat pengurang lebih besar daripada bilangan yang akan dikurang akan menghasilkan Co2
akan berlogika “0” dan hasilnya mempunyai sign bit 1, berarti negatif dan dalam bentuk
komplemen kedua.
Rangkaian Adder
dari adder ini dihubungkan sebagai carry input untuk posisi pertama dari adder kedua yang
carry yang keluar dari 1 posisi terakhir (MSB) dari 1 adder kedua. C8 dapat digunakan
sebagai bit overflow atau sebagai carry input untuk tingkat adder bit yang lebih besar.
4. C8 berlogika “1” saat Co dibei logika “1” ( rangkaian berfungsi sebagai Subtractor) diaman
saat bilangan yang akan dikurangkan lebih besar atau sama dengan bilangan pengurangnya (
A ≥ B).
5. Ada, yaitu saat pengurang lebih besar daripada bilangan yang akan dikurang
( B > A) yang mempunyai keluaran bilangan negatif, dimana saat tanda hasilnya negatif maka
INPUT OUTPUT
Co = 0 Co = 1
A B S Bentuk S Bentuk
01000100 00100010 01100110 00100010
(+) TMF (+) TMF
00110100 00100011 01010111 00010001
(+) TMF (+) TMF
10101010 01011001 00000011 01010001
(+) TMF (+) TMF
10110110 10110110 01101100 00000000
(+) TMF (+) TMF
00110011 00110011 01100110 00000000
(+) TMF (+) TMF
10110111 10110111 01101110 00000000
(+) TMF (+) TMF
01011010 10101101 00000111 10101101
(+) TMF (-) K’2
00111101 10110100 11110001 10001001
(+) TMF (-) K’2
01000011 11001100 00001111 01110111
(+) TMF (-) K’2