DISUSUN OLEH :
1
RS – FF ( FLIP – FLOP )
Tujuan
1. Membangun dan mengamati operasi dari SR-FF NAND gate dan SR-FF NOR gate.
2. Membuktikan fumgsi operasi dari SR-FF.
Dasar Teori
Flip-flop (FF) adalah suatu rangkaian logika yang mempunyai sifat memori dimana
outputnya selain dipengaruhi oleh input-inputnya juga ditentukan oleh keadaan logika output
sebelumnya. Oleh karena sifat memori ini, hampir setiap sistem digital mengggunakan FF.
Reset-Set (RS) – FF adalah rangkaian memori dasar yang mempunyai dua output yang
berlawanan yaitu: Q dan Q. Flip-flop ini dapat dibangun dengan NAND gate dan NOR gate
seperti gambar -9
Gambar - 9
Operasi logika dari RS-FF NAND gate dapat dinyatakan seperti berikut ini. Output
dari RS-FF yang dibangun dengan NAND gate akan berlogika 1 bila S = 1 dan R = 0,
sebaliknya bila S = 0 dan R = 1 maka output akan berlogika 0. Akan tetapi pada saat S = R =
2
0, maka output dapat berada dalam salah satu dari keadaan logika ”0” atau ”1” sehingga
disebut keadaan tak menentu. Bila S = R = 1 maka output tidak akan berubah atau sama
dengan keadaan sebelumnya, keadaan inilah yang disebut keadaan memori dari flip-flop.
RS-FF yang dibangun dengan NOR gate akan diperoleh keadaan operasi logika output
yang berbeda. Output akan berlogika ”0” saat S = 1; R = 0, dan akan berlogika ”0” saat S = 0;
R = 1. Apabila S = R = 0 maka output maka output keadaan tak menentu. Sedangkan bila S =
R = 1 maka keadaan output sama dengan keadaan sebelumnya atau memori.
Dari uraian di atas maka jelas perbedaan operasi logika yang dihasilkan dari kedua
rangkaain flip-flop tersebut. Hal ini diperlihatkan pada tabel kebenaran rangkaian tersebut
berikut ini.
Catatan : A = Ambigous
M = Memory
3
7402 : 1 buah
9. Kabel Penghubung : Secukupnya
Langkah Kerja
1. Catu daya dalam keadaan mati, buat rangkaian seperti Diagram
Rangkaian gambar – 10(a)
Diagram Rangkaian
NAND GATE
4
(a)
5
NOR GATE
6
(b)
Gambar 10
VI Tabel Pengamatan
NAND GATE
7
Input Output
_ _
S R Q Q Vo Q (V) Vo Q (V)
0 0 1 1 4,13 4,13
0 1 1 0 4,13 0
1 0 0 1 0 4,13
1 1 0 1 0 4,13
NOR GATE
Input Output
_ _
S R Q Q Vo Q (V) Vo Q (V)
0 0 0 1 0 4,13
0 1 0 1 0 4,13
1 0 1 0 4,13 0
1 1 0 0 0 0
8
VII. Analisa Data
9
VIII. Tugas / Pertanyaan
2. * Keadaan MEMORY terjadi saat input S dan R = 0 dan ini berlaku pada RS– FF
NOR sedangkan Pada RS – FF NAND akan terjadi memory apabila input S dan R=1
.
* Keadaan AMBIGONS terjadi saat input S dan R = 0 dan ini berlaku pada RS – FF
NOR sedangkan Pada RS – FF NAND akan terjadi memory apabila input S dan R=1
3. Keadaan AMBIGONS terjadi saat input S dan R = 0 dan ini berlaku pada RS – FF
NOR sedangkan Pada RS – FF NAND akan terjadi memory apabila input S dan R=1
4. SR-FF bisa dibangun dengan gate gate lain karena NAND gate dan NOR gate
merupakan gate yang universal,dimana bisa digantikan dengan gate gate yang lain.
10
5. RS-FF NAND gate pada hasil pengamatan diperoleh
Input Output
_ _
S R Q Q Vo Q (V) Vo Q (V)
0 0 1 1 4,13 4,13
0 1 1 0 4,13 0
1 0 0 1 0 4,13
1 1 0 1 0 4,13
Input Output
_ _
S R Q Q Vo Q (V) Vo Q (V)
0 0 0 1 0 4,13
0 1 0 1 0 4,13
1 0 1 0 4,13 0
1 1 0 0 0 0
Input Output
S R Q
0 0 M
0 1 0
1 0 1
1 1 A
X. ANALISA DATA
11
12