LAPORAN PRAKTIKUM TEKNIK DIGITAL

RS – FF (FLIP FLOP)

Disusun oleh :

NAMA : RISKY AMELIA SEBAYANG

NIM : 2105062030
KELAS : TK-2D

PROGRAM STUDI TEKNIK ELEKTRO JURUSAN

TEKNIK TELEKOMUNIKASI POLITEKNIK NEGERI
MEDAN
2021 /2022
 KATA PENGANTAR

Puji syukur saya panjatkan kehadirat Tuhan Yang Maha Esa yang
telah melimpahkan rahmat dan hidayah-Nya sehingga saya dapat
menyelesaikan laporan mata kuliah Praktikum Teknik Digital dengan tepat
waktu. Laporan ini ditunjukkan untuk memenuhi tugas dan kebutuhan
informasi yang diperlukan oleh para mahasiswa yang akan terlibat dalam
proses belajar mengajar.

Saya menyadari amatlah terbatas pengetahuan dan kemampuan saya

dalam menulis laporan ini. Saya mengharapkan adanya kritik dan saran yang
dapat membangun, agar menjadi koreksi dalam laporan saya. Demikian
laporan ini saya buat, semoga dapat bermanfaat bagi segala pihak yang
membaca.

Medan, 24 FEBRUARI 2022

RISKY AMELIA SEBAYANG

DAFTRA ISI
 KATA PENGANTAR ...........................................................................................
i ..............................................................................................................................2
SR - FF (FLIP – FLOP)...........................................................................................1
I. TUJUAN .............................................................................................................1
II. DASAR TEORI ................................................................................................1
III. PERALATAN DAN KOMPONEN ..............................................................3
IV. LANGKAH KERJA .......................................................................................3
V. DIAGRAM RANGKAIAN .............................................................................3
VI. TABEL PENGAMATAN ..............................................................................5
VII. ANALISISA RANGKAIAN ........................................................................6
VIII. TUGAS/PERTANYAAN ..........................................................................10

DAFTAR ISI.........................................................................................................
ii
X. ANALISIS DATA
..........................................................................................15
IX. KESIMPULAN
.............................................................................................16
ii
 SR - FF (FLIP – FLOP)
I. TUJUAN
1. Membangun dan mengamati operasi dari SR – FF NAND gate dan SR –
FF NOR gate
2. Membuktikan fungsi operasi dari SR - FF

II. DASAR TEORI

Flip – flop (FF) adalah suatu rangkaian logika yang mempunyai sifat
memori dimana outputnya selain dipengaruhi oleh input-inputnya juga
ditentukan oleh keadaan logika outpunya sebelumnya. Oleh karena sifat
memori ini, hampir setiap sistem digital menggunakan FF.
Reset set (RS) - FF adalah rangkaian memori dasar yang mempunyai
dua output yang berlawanan yaitu : Q dan ̅. Flip-flop ini dapat dibangun
dengan NAND gate dan NOR gate seperti gambar 9

Operasi logika dari RS-FF NAND gate dapat dinyatakan seperti berikut
ini. Output dari RS-FF yang dibangun dengan NAND gate akan berlogika 1
bila S = 1 dan R = 0, sebaliknya bila S = 0 dan R = 1 maka output akan
berlogika 0, akan tetapi pada saat S = R = 0, maka outpun dapat berada dalam
salah satu dari keadaan logika “O” atau “1” sehingga disebut keadaan tak
menentu. Bila S=R=1 maka output tidak akarn berubah atau sama dengan

1
 keadaan sebelumnya, keadaan inilah yang disebut keadaan memori dari
flipflop.
RS – FF yang dibangun dengan NOR gate akan diperoleh keadaan
operasi logika outpunya yang berbeda.Output akan berlogika “1” saat
S=1;R=0, dan akan berlogika “0” saat S=”0” ; R=”1”. Apabila S = R= 0 maka
output dalam keadaan memory. Sedangkan S = R = 1 maka keadaan output
dalam keadaan tak menentu (ambigous).
Dari uraian di atas maka jeas perbedaan operasi logika yang dihasilkan
dari dua rangkaian flip-flop tersebut. Hal ini diperlihatkan pada tabel
kebenaran rangkaian tersebut berikut ini :

RS – FF NAND GATE RS – FF NOR GATE

Input Output Input Output

S R Q S R Q

0 0 A 0 0 M

0 1 1 0 1 0

1 0 0 1 0 1

1 1 M 1 1 A

Catatan : A = Ambigous

M = Memory

2
III. PERALATAN DAN KOMPONEN
1. Catu daya 5 V : 1 buah
2. Multimeter Analog : 1 buah
3. Multimeter Digital : 1 buah
4. Proto Board : 1 buah
5. Resistor 220 Ohm : 1 buah
6. Dioda LED : 1 buah
7. Rangkaian Terpadu (IC) 7400 : 1 buah
7402 : 1 buah

8. Kabel penghubung : secukupnya

IV. LANGKAH KERJA

1. Catu dalam dalam keadaan mati, membuat rangkaian seperti Diagram

Rangkaian gambar – 10(a).
2. Memberikan data input sesuai dengan Tabel pengamatan.
3. Mengamati keadaan output dan mencatat pada tabel pengamatan.
4. Melakukan prosedur yang sama untuk diagram rangkaian gambar –
10(b).
5. Membuat rangkaian dan mengembalikan peralatan dan komponen.

3
V. DIAGRAM RANGKAIAN

NAND GATE

NOR GATE

4
VI. TABEL PENGAMATAN

NAND GATE
Input Output

S R Q _Q Vo Q (V) _
Vo Q (V)

0 0 1 1 4,99 4,99

0 1 1 0 4,99 0

1 0 0 1 0 4,99

1 1 1 0 4,99 0

0 1 0 4,99

NOR GATE
Input Output

S R Q _Q Vo Q (V) _
Vo Q (V)

0 0 1 0 4,99 0
0
1 0 4,99

0 1 0 1 0 4,99

1 0 1 0 4,99 0

1 1 0 0 0 0

5
 VII. ANALISISA RANGKAIAN
• SR NAND GATE

6
7
• SR NOR GATE

8
9
VIII. TUGAS/PERTANYAAN

1. Apakah perbedaan RS-FF NOR gate dengan RS – FF NAND gate

berdasarkan hasil pengamatan ? jawab :
Perbedaan RS – FF NOR gate dengan RS – FF NAND gate berdasarkan
hasil pengamatan terletak pada hasil outputnya, dimana pada
RS – FF NOR gate Output akan berlogika “1” saat S=1;R=0, dan akan
berlogika “0” saat S=”0” ; R=”1”. Apabila S = R= 0 maka output dalam
keadaan memory. Sedangkan S = R = 1 maka keadaan output dalam
keadaan tak menentu (ambigous).
Sedangkan pada RS – FF NAND gate Output akan berlogika “1” bila S
= 1 dan R = 0, sebaliknya bila S = 0 dan R = 1 maka output akan berlogika
“0”, akan tetapi pada saat S = R = 0, maka outpunya dapat berada dalam
salah satu dari keadaan logika “O” atau “1” sehingga disebut keadaan tak
menentu. Bila S=R=1 maka output tidak aka berubah atau sama dengan
keadaan sebelumnya disebut keadaan memori.

2. Kapankah terjadi memori, ambigous dari kedua FF tersebut ?

jawab :
Terjadi ambigous pada RS – FF NAND gate pada saat input S = 0 dan
R=0, maka output berada dalam keadaan logika “1” maka disebut keadaan
tak menentu (Ambigous). Terjadi memory pada RS – FF NAND gate pada
saat input S=1 R=1, maka output tidak berubah atau sama dengan keadaan
sebelumnya maka disebut keadaan memory.

Terjadi memory pada RS – FF NOR gate pada saat input S = 0 dan R=0,
maka output berada dalam keadaan memory. Terjadi ambigous pada RS –

10
 FF NAND gate pada saat input S=1 R=1, maka output berada dalam
keadaan logika “0” maka disebut keadaan tak menentu (Ambigous).

3. Kapankan terjadi keadaan ambigous dari kedua FF tersebut ?

jawab :
Terjadi ambigous pada RS – FF NAND gate pada saat input S = 0 dan
R=0, maka output berada dalam keadaan logika “1” maka disebut keadaan
tak menentu (Ambigous).
Terjadi ambigous pada RS – FF NAND gate pada saat input S=1 dan R=1,
maka output berada dalam keadaan logika “0” maka disebut keadaan tak
menentu (Ambigous)

4. Dapatkah RS-FF dibangun dengan gate yang lain ? Jelaskan.

jawab :
RS-FF dapat dibangun dengan gate – gate yang lain, karena NAND
gate dan NOR gate merupakan gate universal, dimana bisa digantikan
dengan gate – gate yang lain. Selain dari NOR dan NAND ,rangkaian RS –
FF dapat dibuat dari gerbang OR dan AND tetapi pada input kedua gerbag
itu harus diberi logika NOT, Contohnya seperti pada gambar dibawah ini :

11
RS-FF NAND yang dibentuk dari Gate OR dan NOT

RS-FF NOR yang dibentuk dari Gate AND dan NOT

12
5. Bandingkan hasil pengamatan dengan hasil teoritis.
jawab :

RS – FF NAND gate pada hasil pengamatan diperoleh :

Input Output

S R Q ̅ V0Q(V) V0 ̅ (V) KET

0 0 1 1 3,22 3,32 A

0 1 1 0 3,30 0,18 1

1 0 0 1 0,18 3,18 0

1 1 0 1 0,18 3,10 M

RS – FF NAND gate pada hasil teoritis :

Input Output

S R Q

0 0 A

0 1 1

1 0 0

1 1 M

13
RS – FF NOR gate pada hasil pengamatan diperoleh :
Input Output

S R Q ̅ V0Q(V) V0 ̅ (V) KET

0 0 1 1 3,23 3,26 M

0 1 0 1 0,20 3,24 0

1 0 1 0 3,23 0,20 1

1 1 1 0 3,23 0,22 A

RS – FF NOR gate pada hasil teoritis :

Input Output

S R Q

0 0 M

0 1 0

1 0 1

1 1 A

14
KESIMPULAN

15