LAPORAN PRAKTIKUM

MATA KULIAH TEKNIK DIGITAL

NO. JOB : 08
NAMA : GARJITA DANURWENDA
NIM : 19502244003
JUDUL PERCOBAAN : Clocked R-S Flip-Flop
ANGGOTA :

1. Bayu Restu Pamungkas.........................................................(19502241024)

2. Garjita Danurwenda...............................................................(19502244003)
3. Dhabith Mustafid...................................................................(19502244014)

PROGRAM STUDI S1 PENDIDIKAN TEKNIK ELEKTRONIKA

JURUSAN PENDIDIKAN TEKNIK ELEKTRONIKA DAN INFORMATIKA
FAKULTAS TEKNIK
UNIVERSITAS NEGERI YOGYAKARTA
2020
A. Judul Percobaan
Clocked r-s flip-flop

B. Tujuan Percobaan
Praktikan diharapkan dapat memahami cara kerja rangkaian Clocked R-S Flip-
Flop dari NAND gate dan NOR gate.

C. Dasar Teori
1. Clocked RS Flip-Flop dengan NOR gate
Clocked RS Flip-Flop merupakan suatu latch yang dilengkapi dengan
sebuah terminal untuk pulsa clock. Pulsa clock tersebut akan mengatur keadaan
SET ataupun RESET dari Flip-Flop ini, yang juga tergantung dari keadaan logik
pada terminal-terminal input R dan S nya.
Apabila pulsa clock berada pada keadaan logik 0, maka perubahan
keadaan logik pada terminal input R dan S tidak akan mengakibatkan perubahan
pada output Q dan Q’.
Tetapi bila pulsa clock berada pada keadaan logik 1, maka perubahan-
perubahan pada input R dan S akan mengakibatkan perubahan pada ouput Q dan
Q’. Perubahan tersebut sesuai dengan sifat latch pembentuknya.
Clocked RS Flip-Flop akan berada pada keadaan SET (Q=1) bila pulsa
clock berada pada keadaan 1 dan input S juga berada pada keadaan logik 1.
Sedangkan keadaan RESET (Q=0) akan terjadi jika pulsa clock berada pada
keadaan logik 1 dan input R juga berada pada keadaan logik 1.

2. Clocked RS Flip-Flop dengan NAND gate

Selain dengan menggunakan NOR gate, Clocked RS Flip-Flop juga dapat
dibentuk dengan menggunakan NAND gate. Clocked RS Flip-Flop akan berada
pada keadaan SET (Q=1) bila pulsa clock berada pada keadaan 1 dan input S
juga berada pada keadaan logik 1. Sedangkan keadaan RESET (Q=0) akan
terjadi jika pulsa clock berada pada keadaan logik 1 dan input R juga berada
pada keadaan logik 1.

2
D. Alat dan Bahan Percobaan
1. Digital Trainer
2. IC 7400 ( NAND gate)
3. IC 7402 (NOR gate)
4. IC 7404 (NOT gate)

E. Data
Clocked R-S Flip-Flop NAND Gate
INPUT OUTPUT
S R Clock Q Q’
0 0 0 Tetap
0 0 1 Tetap
0 1 0 Tetap
0 1 1 0 1
1 0 0 Tetap
1 0 1 1 0
1 1 0 Tetap
1 1 1 Tak tentu
0 1 0 Tetap
0 1 1 0 1
0 0 0 Tetap
0 0 1 Tetap

Clocked R-S Flip-Flop NOR Gate

INPUT OUTPUT
S R Clock Q Q’
0 0 0 Tetap
0 0 1 Tak tentu
0 1 0 Tetap
0 1 1 0 1
1 0 0 Tetap
1 0 1 1 0
1 1 0 Tetap
1 1 1 Tetap
0 1 0 Tetap

3
 0 1 1 0 1
0 0 0 Tetap
0 0 1 Tak tentu

F. Analisa Data
Pada praktikum kali ini kami tidak menggunakan digital trainer melainkan
menggunakan Proteus membuat rangkaian Clocked R-S Flip-Flop yang terdiri
dari dua macam, menggunakan NAND Gate dan NOR Gate yang pada
rangkaian ini memiliki 3 input dan 2 output.
 Clocked R-S Flip-Flop NAND Gate
Pada rangakaian ini terdiri dari 4 NAND Gate dimana dua diantaranya
adalah rangakaian NAND latch tetapi salah satu dari kedua input NAND
latch disambungkan dengan kedua NAND gate lainnya. Pada salah satu
input NAND kedua disambungkan menjadi satu yang akan mnejadi input
Clock dan input lainnya menjadi SET dan Reset. Q akan berlogika 1 jika
pada input S dan input clock berlogika 1 sedangan input R berlogika 0.
Sedangakan Qakan berlogika 0 jika input R dan input clock berlogika 1
sedangakan pada input S berlogika 0.
Clocked R-S Flip-Flop NOR Gate
Pada rangakaian ini terdiri dari 4 NOR Gate dimana dua diantaranya adalah
rangakaian NOR latch tetapi salah satu dari kedua input NOR latch
disambungkan dengan kedua NOR gate lainnya. Pada salah satu input NOR
kedua disambungkan menjadi satu yang akan menjadi input Clock tetapi
ditambahkan dengan NOT Gate dan input lainnya menjadi SET dan Reset.
Jika pada clock berlogika 0 maka perubahan logika pada input R dan S tidak
akan mengakibatkan perubahan pada output Q dan Q’. Tetapi jika clock
berlogika 1 maka perubahan logika pada input R dan S akan mengalami
perubahan pada output Q dan Q’

G. Pertanyaan dan Tugas

1. Terangkan cara kerja rangkaian flip-flop diatas
Jawab : Cara kerja dari clocked R-S flip-flop pada dasarnya sama dengan
rangakaian flip-flop biasa, namun pada clock R-S flip-flop memilika 3 input

4
 yang salah satu input tersebut adalah clock yang berfungsi sebagai pemicu
dan digunakan untuk mengubah nilai yang ada.
2. Jelaskan perbedaan yang terdapat diantara rangkaian clocked RS Flip-Flop
dengan RS Flip-Flop biasa.
Jawab : Pada clocked R-S flip-flop terdapat 3 input yaitu SET, RESET, dan
Clock. Yang menjadi pembeda dari rangakaian flip-flop biasa adalah terdapat
input clock yang digunakan sebagai pemicu yang jika input clock berlogika 0
maka pada output Q dan Q’ akan tetap berlogika 0 walaupun pada Input R
dan S berlogika 1 maupun 0.
3. Kesimpulan apa yang dapat diambil dari percobaan diatas.
Jawab : Rangakaian clocked R-S flip-flop memiliki 3 input yaitu SET,
RESET, dan CLOCK. Dimana input clock adalah sebagai pemicu dari
kerjanya rangakaian tersebut dengan kata lain jika input clock tetap pada
logika 0 maka rangakaian tersebut belum dapat berfungsi walaupun pada
input SET maupun RESET sudah berlogika 1.

H. Kesimpulan
Dari praktik yang telah dilakukan dapat disimpulkan bahwa rangakaian clocked
R-S flip-flop memiliki 3 input yaitu SET, RESET, dan CLOCK. Dimana input
clock adalah sebagai pemicu dari kerjanya rangakaian tersebut dengan kata lain
jika input clock tetap pada logika 0 maka rangakaian tersebut belum dapat
berfungsi walaupun pada input SET maupun RESET sudah berlogika 1.

I. Saran
J. Daftar Pustaka

5
K. Lampiran
 NAND Gate Latch

 NOR Gate Latch