LAPORAN HASIL PRAKTIKUM

SISTEM DIGITAL

NAMA : MEITY DAMARIA

NIM : 213020503057

KELAS : A

MODUL : IV (FlIP FLOP)

JURUSAN TEKNIK INFORMATIKA

FAKULTAS TEKNIK
UNIVERSITAS PALANGKARAYA
KALIMANTAN TENGAH
2021
 LAPORAN HASIL PRAKTIKUM
SISTEM DIGITAL

NAMA : MEITY DAMARIA

NIM : 213020503057
KELAS : A
MODUL : IV (FLIP FLOP)

KOMPOSISI MAX NILAI

Sampul Depan 5
BAB I Tujuan dan Landasan Teori 30
BAB II Pembahasan 30
BAB III Kesimpulan 25
Daftar Pustaka 10
Jumlah 100

Penilai

Asisten Praktikum

Edy Pratamajaya
 BAB 1

TUJUAN DAN LANDASAN TEORI

1.1.Tujuan

Setelah menyelesaikan modul ini, mahasiswa diharapkan mampu :

1.1.1. Mahasiswa dapat memahami cara kerja rangkaian half adder dan full
adder.
1.1.2. Mahasiswa dapat menggunakan rangkaian full adder untuk operasi
perhitungan jumlah, kurang, kali, bagi.

1.2. Landasan Teori

Flip-flop merupakan suatu rangkaian sekuensial yang dapat menyimpan data

sementara (latch) dimana bagian outputnya akan me-respons input dengan cara
mengunci nilai input yang diberikan atau mengingat input tersebut. Flip-flop
mempunyai dua kondisi output yang stabil dan saling berlawanan. Perubahan dari
setiap keadaan output dapat terjadi jika diberikan trigger pada flipflop tersebut.
Triger –nya berupa sinyal logika “1” dan “0” yang kontinyu. Ada 4 tipe Flip-flop
yang dikenal, yaitu SR, JK, D dan T Flip-flop. Dua tipe pertama merupakan tipe
dasar dari Flip-flop, sedangkan D dan T merupakan turunan dari SR dan JK Flip-
flop. Pada percobaan akan dilakukan menggunakan SR-FLIP FLOP dan JK-FLIP
FLOP.

1. SR-FLIPFLOP
SR-Flip-flop dapat dibentuk dengan dua cara; dari gerbang NAND
atau dari gerbang NOR.

Gambar 4.1. RS-FLIP FLOP dengan Gerbang NAND

 Gambar 4.2. RS-FLIP FLOP dengan Gerbang NOR
2. JK-FLIPFLOP
Sebuah JK-FF adalah SR-FF yang telah dimodifikasi sedemikian
rupa. Pada SR-FF,jika kedua input S dan R-nya sama-sama bernilai “1”,
flip-flop tidak mampu merespons kondisi output berikutnya (pelajari lagi
sifat SR-FF). Sebuah JK-FF dibentuk dari SR-FF dengan tambahan gerbang
AND pada sisi input SR-nya. Dengan tambahan tersebut, apabila input J dan
K keduanya bernilai “1” akan membuat kondisi output berikutnya menjadi
kebalikan dari kondisi output sebelumnya. Keadaan ini dinamakan Toggle

3. Clock merupakan suatu sinyal digital yang berfrekuensi konstan, dimana

frekuensi ini menentukan jumlah perubahan (transisi) dari 0 ke 1 atau 1 ke
0 dari sinyal clock ini.
 BAB II
PEMBAHASAN
1.2.Tugas Praktikum

1.2.1. RS-FLIP FLOP

a. Rangkailah gerbang-gerbang logika pada Basic Trainer Kit sesuai
dengan gambar berikut.

b. S dan R sebagai masukan, berilah input logika 1 dan 0 secara

bergantian pada masing-masing S dan R.
c. Isikan data hasil percobaan pada tabel berikut.

d. Rangkailah gerbang-gerbang logika pada Basic Trainer Kit sesuai

dengan gambar berikut.

e. S dan R sebagai masukan, berilah input logika 1 dan 0 secara bergantian

pada masingmasing S dan R
 f. Isikan data hasil percobaan pada tabel berikut

g. Jelaskan mengapa kondisi S=1 dan R=1 disebut dengan kondisi

terlarang!
h. Buatlah kesimpulan dari percobaan SR-FLIP FLOP dengan gerbang
NOR dan NAND dan jelaskan perbedaan penggunaan kedua
gerbang tersebut pada RS-FLIP FLOP

1.2.2. JK-FLIP FLOP

a. Rangkailah gerbang-gerbang logika pada Basic Trainer Kit sesuai
dengan gambar berikut.

b. J dan K sebagai masukan, berilah input logika 1 dan 0 secara

bergantian pada masingmasing J dan K
c. Isikan data hasil percobaan pada tabel berikut.
 d. Berilah logika SET = 0 dan RESET = 0. Isikan data hasil percobaan
pada tabel berikut.
e. Berdasarkan percobaan yang telah dilakukan;
• Jelaskan fungsi SET dan RESET
• Jelaskan kapan kondisi led 1 dan led 2 dalam kondisi Flip
Flop
• Jelaskan fungsi clock pada rangkaian flip flop
• Buatlah kesimpulan

Penjelasan :

Soal 1.2.1. RS-FLIP FLOP

Pertama membuat rangkaian SR-FLIP FLOP seperti yang ada pada soal dan
teori untuk membuat rangkaian bisa menggunakan gerbang NAND atau gerbang
NOR rangkaian pertama menggunakan gerbang NOR.
Setelah itu melakukan percobaan dengan memberi nilai pada masukan S dan R.

• Jika kedua input = 0

• Jika input S = 0 dan R = 1

• Jika input S = 1 dan R = 0

 • Jika kedua input = 1

Dari percobaan yang telah dilakukan diperoleh tabel kebenaran sebagai berikut.

S R LED 1 LED 2 KETERANGAN

0 0 0 1 TERLARANG
0 1 1 0 RESET
1 0 0 1 SET
1 1 0 0 TIDAK
BERUBAH
Untuk rangkaian kedua sama saja seperti rangkaian sebelumnya hanya saja
rangkaian kedua menggunakan gerbang NAND.

Setelah membuat rangkaian kedua maka lakukan percobaan dengan

memasukkan nilai pada input S dan R.

• Jika kedua input = 0

• Jika input S = 0 dan R = 1

 • Jika input S = 1 dan R = 0

• Jika kedua input = 1

Dari percobaan yang dilakukan diperoleh tabel kebenaran sebagai berikut.

S R LED 1 LED 2 KETERANGAN

0 0 1 1 TIDAK
BERUBAH
0 1 1 0 RESET
1 0 0 1 SET
1 1 0 1 TERLARANG
 Kondisi S=1 dan R=1 disebut dengan kondisi terlarang.kondisi ini berarti
menerapkan suatu pemicu pada kedua masukan S dan R pada saat yang sama.hal
ini merupakan suatu pertentangan karena mengenadung pengertian bahwa kita
berupaya untuk memperoleh keluaran Q yang secara serentak sama dengan 1 dan
sama dengan 0.keluaran masing-masing gerbang mendrive salah satu masukan pada
gerbang yang lainnya. demikian pula masukan -masukan S dan R memungkinkan
kita mengeset atau mereset keluaran y. seperti sebelumnya masukan S yang tinggi
mengeset Q ke 1, masukan R yang tinggi mereset Q ke 0.

Jika R dan S kedua duanya rendah keluaran tetap tergrendel(latched) atau

tertahan pada keadaan terakhirnya. kondisi pertentangan yakni R dan S kedua
duanya tinggi pada saat yang sama juga masih terlarang.

Dari percobaan yang telah dilakukan dapat diperoleh kesimpulan. pada flip
flop RS terdapat dua masukan yaitu R (Reset) dan S (Set). keluaran dari flip flop
ini adalah Q dan Q komplemen.pada rangkaian flip flop RS terdapat 3 kondisi
tergantung pada inputnya yaitu kondisi terlarang(saat input 0:0) kondisi normal
(saat input 0:1 dan 1:0) dan saat kondisi don’t care (saat input 1:1).Tabel kebenaran
RS flip flop menggunakan NOR dan NAND berbeda.
Soal 1.2.2. JK-FLIP FLOP

Pertama membuat rangkaian JK-FLIP FLOP seperti yang ada pada soal.

Setelah itu melakukan percobaan dengan memberi nilai pada masukan J dan
K dan memberi nilai pada SET dan RESET.

• Jika semua input = 0

• Jika S = 0, R = 0, J = 0 dan K = 1
 • Jika S = 0, R = 0 , J = 1 dan K = 0

• Jika S = 0, R = 1 , J = 1 dan K = 1

• Dan seterusnya

Dari percobaan yang telah dilakukan diperoleh tabel kebenaran sebagai berikut.
 SET RESET J K LED 1 LED 2 KETERANGAN
0 0 0 0 0 1 RESET
0 1 0 1 MEMORY
1 0 0 1 MEMORY
1 1 0 1 MEMORY
0 1 0 0 1 0 SET
0 1 1 0 MEMORY
1 0 1 0 MEMORY
1 1 1 0 MEMORY
1 0 0 0 0 1 RESET
0 1 0 1 MEMORY
1 0 0 1 MEMORY
1 1 0 1 MEMORY
1 1 0 0 0 1 RESET
0 1 0 1 MEMORY
1 0 0 1 MEMORY
1 1 0 1 MEMORY
Fungsi SET dan RESET adalah Set berfungsi untuk menyetel keluaran flip
flop atau output flip flop menjadi berlogika 1. Reset berfungsi untuk mereset
keluaran flip flop menjadi berlogika 0. Jadi intinya cara kerjanya adalah
menyimpan dan menghapus data melalui pin Set dan Reset.

Fungsi clock pada rangkaian FLIP FLOP adalah sebagai pengatur input
yang bertujuan untuk merespon apakah keluaran pada rangkaian fli flop tersebut
akan berubah atau tidak

Dari percobaan tersebut bisa kita ambil kesimpulan bahwa JK flip flop
merupakan pengembangan dari SR flip flop dan paling banyak digunakan. JK flip
flop terdiri dari 3 inputan yaitu J,K dan clock. Rangkaian J-K flipflop bersifat
negative going end, yaitu mengalami perubahan logic saat clock negative. Sehingga
frekuensi output menjadi setengah kali frekuensi input Jika output Q=0 maka
Qnot=1, dan sebaliknya.
 BAB III

KESIMPULAN

RS flip flop merupakan rangkaian logika yang dibangun dari gerbang dasar
seperti NAND dan NOR memiliki dua keluaran yang saling berlawanan ( 0 dan 1)
keluaran flip flop dipengaruhi oleh keadaan masukannya pada waktu itu notasi
keluaran dari flip flop biasanya dituliskan Q dan Q’.

JK flip flop merupakan rangkaian yang memiliki prinsip kerja dengan

menambahkan clock (pengatur sinyal) untuk menentukan berubah tidaknya output
dari clock.
 DAFTAR PUSTAKA

Wikipedia flip-flop

https://id.wikipedia.org/wiki/Flip-flop

(Di akses pada tanggal 30 0ktober 2021)

Anonim flip- flop

http://elektronika.pnl.ac.id/upload/e-pnl-4_-_flip-flop.pdf

(Di akses pada tanggal 30 0ktober 2021)

Modul SISDIG universitas Palangkaraya Fakultas Teknik Prodi Teknik

Informatika Tahun 2021