NAMA :
RIZAL YUDI PRASETYO (15.6.20-201.C.0373)
ADITYA INDRA SAPUTRA (15.6.20-201.C.0374)
S-R Flip-flop
JK Flip-flop
D Flip-flop
T Flip-flop
S-R FLIP-FLOP
• S-R adalah singkatan dari “set” dan “reset”. Sesuai dengan namanya, S-R flip-
flop ini terdiri dari dua masukan (INPUT) yaitu S dan R. S-R flip-flop ini juga
terdapat dua keluaran (OUTPUT) yaitu Q dan Q’. Rangkaian S-R flip-flop ini
umumnya terbuat dari 2 gerbang logika NOR ataupun 2 gerbang logika NAND.
Ada juga S-R flip-flop yang terbuat dari gabungan 2 gerbang logika NOR dan
NAND.
PRINSIP KERJA S-R FLIP-FLOP
• S-R yang memiliki artinya adalah set & reset, untuk dapat membentuk flip flop gerbang harus mendapat
tambahan set-reset, tanpa itu gerbang tidak bisa jalan.
• Jika ingin menyimpan q = 1 maka diset masukan s=1 & r=0, Jika S = 1 keluaran G3=0 sehingga Q=1
(pada saat masukan gerbang NAND rendah, keluarannya akan tinggi).
• Q=1 akan masuk ke g2, dengan r=0 maka keluaran g4=1
• G2 sekarang punya 2 masukan yg keduanya bernilai 1. Mnghasilkan keluaran qbar=0
• Sebaliknya, Jika ingin menyimpan Q = 0 maka diset masukan S=0 & R=1
0
1 0 1
1
0
0 1
TABEL DARI FLIP-FLOP S-R
S R Q Q
S R Q Q HASIL 0 0 0 0
0 0 1 1
0 0 Q- Q- tidak berubah 0 1 0 0
0 1 1 0
0 1 0 1 set 1 0 0 1
1 0 1 1
1 0 1 0 reset 1 1 0 0
1 1 0 0
1 1 - - tidak terdefinisi
BERIKUT INI MERUPAKAN BEBERAPA BENTUK DIAGRAM LOGIKA
DARI S-R FLIP-FLOP :
JK FLIP-FLOP
• J-K FLIP-FLOP JUGA MERUPAKAN PENGEMBANGAN DARI S-R FLIP-FLOP DAN PALING
BANYAK DIGUNAKAN. J-K FLIP-FLOP MEMILIKI 3 TERMINAL INPUT J, K DAN CL (CLOCK).
• KELEBIHAN JK FLIP-FLOP ADALAH TIDAK ADANYA KONDISI TERLARANG ATAU YANG
BERARTI DI BERI BERAPAPUN INPUTAN ASALKAN TERDAPAT CLOCK MAKA AKAN
TERJADI PERUBAHAN PADA KELUARANNYA / OUTPUTNYA.
PRINSIP KERJA JK FLIP-FLOP
Jika J=1 dan K=0, maka flip flop dalam keadaan set Q=1 dan qbar=0. Dan ck=1
Untuk lebih jelasnya lihat gambar berikut:
0
0
1 1
0 0
0
0
0
0 0
1 1 1
0
TIMING DIAGRAM JK FLIP-FLOP
D Flip-flop
0
0 0
1 1 1
0
Perbedaan dengan flip-flop RS terletak pada inputan R,
pada D flip-flop inputan R terlebih dahulu diberi
gerbang NOT. Maka setiap masukan ke D FF ini akan
memberi keadaan yang berbeda pada input RS, dengan
demikian hanya terdapat 2 keadaan "SET" dan
"RESET" S=0 dan R=1 atau S=1 dan R=0, jadi dapat
disi. Gambar merupakan symbol dan timing diagram
dari D flip – flop :
T FLIP-FLOP
0
1 1
0 1
0 1
0
0
1
1 1 0
0
1 1
0
Pada T flip-flop merupakan rangkaian
flip-flop yang telah di buat dengan
menggunakan flip-flop J-K yang
kedua inputnya dihubungkan menjadi
satu maka akan diperoleh flip-flop
yang memiliki watak membalik output
sebelumnya jika inputannya tinggi dan
outputnya akan tetap jika inputnya
rendah. Berikut adalah gambar tabel
kebenaran gerbang logika dan symbol
dari T flip - flop.
TERIMA KASIH