RANGKAIAN FLIP FLOP SR

Karima Dewi Rahmawati ( 15.11.0313 )

Rokhanah
Kelas
: TI 15 E
Dosen Pengampu :
Mata Kuliah
: Logika Digital dan Sistem Digital

SEKOLAH TINGGI MANAJAMEN INFOMATIKA DAN KOMPUTER

PURWOKERTO
2016

Pengertian Flip - Flop

Flip-flop adalah rangkaian digital yang digunakan untuk menyimpan satu bit data secara semi
permanen sampai ada suatu eksekusi untuk menghapus atau mengganti isi dari bit yang
tersimpan. Flip-flop juga merupakan jenis Multivibrator yang mempunyai dua keadaaan
stabil atau disebut Bistobil Multivibrator.

Karakteristik Flip-flop

Flip-flop memiliki 2 karakteristik, yaitu

Flip-flop yang merupakan peralatan bistable yang berarti memiliki dua kondisi tetap yaitu
0 dan 1. Rangkaian ini dapat menyimpan dan mengingat suatu informasi bit binner yang
mengakibatkan apabila suatu sinyal input membuat kondisi 1 maka kondisi 1 ini akan
terus disimpan hingga ada sinyal input baru yang mengubahnya menjadi 0 atau dari 0
menjadi 1.
Flip-flop yang mempunyai dua output yang salah satu outputnya merupakan komplemen
output yang lain.

Rangkaian Flip-flop
Dalam rangakain flip-flop, terdapat flip-flop yang tidak menggunakan clock seperti RS latch
dan D latch. Sedangakan yang menggunakan clock adalah RS flip-flop, D flip-flop, dan JK
flip-flop.
Clock adalah sinyal yang memiliki periode yang dapat digunakan untuk mengatur urutan
sinkronisasi pada rangkaian digital.
1. RS Latch dan RS Flip-flop
Perbedaan antara RS latch dan RS flip-flop terletak pada ada atau tidaknya input pulsa clock
ke dalam rangkaian. Pada RS flip-flop, pulsa clock digunakan untuk sinkronisasi terhadap
kerja rangkaian, sedangakan hasil output akan sama. Di bawah ini adalah tabel keadaannya.
Present State
Input
Next State
Q
R
S
Q
Q
0
0
0
0
1
0
0
1
1
0
0
1
0
0
1
0
1
1
1
0
1
0
0
1
0
1
0
1
1
0
1
1
0
0
1
1
1
1
1
0
Persamaan karakteristik RS flip-flop : Q = S + Rq
2. D Latch dan D flip-flop
D Latch intinya sama dengan RS flip-flop, tetapi yang membedakan adalah R dan S dibuat
dengan mempunyai nilai yang berlawanan dan sebuah input D. Pada D latch pulsa clock
diganti dengan tambahan gerbang yang merupakanenable gate. Di bawah ini adalah gambar
logika dan tabel kebenaran dari D latch.
D
G
Q
Q
X
0
q
q
0
1
0
1
1
1
1
0
Pada D flip-flop juga intinya sama dengan RS flip-flop, namun sama juga dengan D latch
yang inputnya dibuat dengan mempunyai nilai yang berlawanan. Yang membedakan D latch

dengan D flip-flop adalah D flip-flop memiliki pulsa clock dalam rangkaiannya. Output yang
dihasilkan akan berganti saat terjadi transisi kondisi clock. Transisi kondisi ini ada dua
macam, yaitu possitive edge trigerring yang artinya transisi kondisi clock dari L ke H
dan negative edge trigerring yang artinya transisi kondisi clock dari H ke L. Di bawah ini
adalah gambar logika dan tabel kebenaran dari D flip-flop.
q (present state)
D
Q (next state)
Q(next state)
0
0
0
1
0
1
1
0
1
0
0
1
1
1
1
0
Persamaan karakteristik D flip-flop : Q = D
3. JK Flip-flop
JK flip-flop tidak mempunyai banyak perbedaan dengan RS flip-flop, tetapi suatu keunggulan
dari JK flip-flop yang tidak dimiliki flip-flop lain adalah mempunyai
kondisi toogle. Toogle adalah suatu kondisi dimana ketika input dari J dan K keduanya
bernilai 1, maka outputnya akan berganti-ganti 0 dan 1 setiap transisi kondisi clocknya.
Di bawah ini adalah gambar logika dan tabel keadaan dari JK flip-flop.
q (present state)
J
K
Q (next state)
0
0
0
0
0
0
1
0
0
1
0
1
0
1
1
1
1
0
0
1
1
0
1
0
1
1
0
1
1
1
1
0
Persamaan
karakteristik
JK
flip-flop
:
Q
=
Jq
+
Kq
JENIS-JENIS FLIP-FLOP
1. JK Flip-Flop ( Master Slave JK FF ).
JK Flip-flop merupakan rangkaian flip-flop yang dibangun untuk megantisipasi keadaan
terlarang pada flip-flop S-R.
Flip-Flop yang satu ini mempunyai 3 inputan yaitu terdiri dari :
-

dan

J
K
Clock

Kelebihan JK Flip-flop adalah tidak adanya kondisi terlarang atau yang berarti di beri
berapapun inputan asalkan terdapat clock maka akan terjadi perubahan pada keluarannya /
outputnya. berikut adalah symbol dan tabel kebenaran dari JK Flip-Flop.

dan di bawah ini

JK Flip-Flop biasanya

terdapat

gambar
terdapat

gerbang logika
pada

pada

JK
IC

Flip-flop :
7473.

2. RS Flip - flop.
RS FF ini adalah dasar dari semua Flip-flop yang memiliki 2 gerbang inputan /
masukan yaitu R dan S. R artinya "RESET" dan S artinya "SET". Flip-flop yang satu ini
mempunyai 2 keluaran / outputyaitu Q dan Q`.
Bila S diberi logika 1 dan R diberi logika 0, maka output Q akan berada pada logika 0 dan Q
not pada logika 1. Bila R diberi logika 1 dan S diberi logika 0 maka keadaan output akan
berubah menjadi Q berada pada logik 1 dan Q not pada logika 0. Sifat paling penting dari
Flip-Flop adalah bahwa sistem ini dapat menempati salah satu dari dua keadaan stabil yaitu
stabil I diperoleh saat Q =1 dan Q not = 0, stabil ke II diperoleh saat Q=0 dan Q not = 1.
Berikut

adalah

Symbol

dan

Tabel

kebenaran

dari

RS

FF

3. D FLIP - FLOP.
D Flip-flop merupakan salah satu jenis Flip-flop yang dibangun dengan menggunakan
Flip-flop RS. Perbedaan dengan Flip-flop RS terletak pada inputan R, pada D Flip-flop
inputan R terlebih dahulu diberi gerbang NOT. maka setiap masukan ke D FF ini akan
memberi keadaan yang berbeda pada input RS, dengan demikian hanya terdapat 2 keadaan
"SET" dan "RESET" S=0 dan R=1 atau S=1 dan R=0, jadi dapat disi. Berikut adalah gambar
dari
symbol
dan
data
sheet
D
Flip
flop.

4.

CRS

FLIP

FLOP.

Adalah clocked RS-FF yang dilengkapi dengan sebuah terminal pulsa clock. Pulsa clock
ini berfungsi mengatur keadaan Set dan Reset. Bila pulsa clock berlogik 0, maka perubahan
logik pada input R dan S tidak akan mengakibatkan perubahan pada output Q dan Qnot. Akan
tetapi apabila pulsa clock berlogik 1, maka perubahan pada input R dan S dapat
mengakibatkan perubahan pada output Q dan Q not. Berikut adalah gambar dari Symbol dan
Tabel
kebenaran
dari RS
Flip
flop.

5.

FLIP

FLOP

T Flip-flop merupakan rangkaian flip-flop yang telah di buat dengan menggunakan flipflop J-K yang kedua inputnya dihubungkan menjadi satu maka akan diperoleh flip-flop yang
memiliki watak membalik output sebelumnya jika inputannya tinggi dan outputnya akan
tetap jika inputnya rendah. Berikut adalah gambar tabel kebenaran gerbang logika dan
symbol
dari T
Flip
flop.