1).

Judul Praktikum
Rangkaian D-flipflop
2). Tujuan
Mahasiswa dapat :
Mengerti papa itu rangkaian D-flipflop
Mengerti cara merangkai rangkaian D-flipflop
3). Peralatan yang digunakan
1. Logic circuit trainer.
2. Kabel seperlunya.
3. IC 7474
4). Dasat Teori
Flip-flop adalah rangkaian arus listrik yang bekerja berdasarkan arus
listrik dari berbagai macam gerbang sederhana dari arus listrik yang berhubungan
saling menyilang. flip-flop biasa digunakan sebagai pengolahan data digital yang
di terapkan ke perangkat elektronik.
Flip-flop disebut juga sebagai latch karena flip-flop jika diberi suatu
informasi atau sinyal maka informasi atau sinyal tersebut akan terkunci
didalamnya.
Flip-flop juga termasuk keluarga multivibrator bistabil, yaitu rangkaian
elektronik yang memiliki dua keadaan stabil dan pada keluarannya dihubungkan
kembali pada salah satu masukannya sebagai umpan balik.
D-flipflop
Data flip-flop merupakan pengembangan dari RS flip-flop, pada D flipflop kondisi output terlarang (tidak tentu) tidak lagi terjadi. Data flip-flop sering
juga disebut dengan istilah D-FF sehingga lebih mudah dalampenyebutannya.
Data flip-flop merupakan dasar dari rangkaian utama sebuah memori penyimpan
data digital. Input atau masukan pada RS flip-flop adalah 2 buah yaitu R (reset)
dan S (set), kedua input tersebut dimodifikasi sehingga pada Data flip-flop
menjadi 1 buah input saja yaitu input atau masukan D (data) saja. Model
modifikasi RS flip-flopmenjadi D flip-flop adalah dengan penambahan gerbang
NOT (Inverter) dari input S ke input R pada RS flip-flop seperti telihat pada
gambar dasar D flip-flop berikut.

Gambar rangkaian dasar D-flipflop

Pada gambar diatas input Set (S) dihubungkan ke input Reset (R) pada RS
flip-flop menggunakan sebuah inverter sehingga terbentuk input atau masukan
baru yang diberi nama input Data (D). Dengan kondisi tersebut maka RS flip-flop
berubah menjadi Data Flip-Flop (D-FF). Pada perkembanganya D flip flop ini
ditambahkan dengan input atau masukan control berupa enable/clock seperti
ditunjukan pada gambar berikut.
Gambar Data Flip-FLop Dengan Enable/Clock

Gambar

diatas

memperlihatkan

Data

flip-flop

yang

dilengkapi

denganmasukan enable/clock. Fungsi input enable/clock diatas adalah untuk

menahan data masukan pada jalur Data (input D) agar tidak diteruskan ke
rangkaian RS flip-flop. Prinsip kerja dari rangkaian Data flip-flop dengan clock
diatas adalahsebagai berikut. Apabila input clock berlogika 1 High maka input
pada jalur data akan di teruskan ke rangkaian RS flip flop, dimana pada saat input
jalur Data 1 High maka kondisi tersebut adalah Set Q menjadi 1 High dan
pada saat jalur Data diberikan input 0 Low maka kondisi yang terjadi adala
Reset Q menjadi 0 Low. Kemudian Pada saat input Clock berlogika rendah

maka data output pada jalur Q akan ditahan (memori 1 bit) walaupun logika pada
jalur input Data berubah. Kondisi inilah yang disebut sebagai dasar dari memor 1
bit. Untuk lebih jelasnya dapat dilihat pada tabel Data flip-flop berikut.
Tabel Kebenaran Data Flip-Flop
Input
CL D

Qn

Output
Keterangan

Qn+1

K
0
0
1
0
Manahan kondisis Q terakhir
0
1
1
0
Menahan kondisi Q terakhir
1
0
0
1
Reset Q ke 0
1
1
1
0
Menahan kondisi Q terakhir
Dari tabel kebenaran diatas terlihat bahwa Data flip-flop merupakan dasar dari
pembuatan memori digital 1 bit. Data Flip-flop sering juga disebut sebagai Dlatch.
5). Prosedur Pratikum
1. Buatlah rangkaian D-flipflop sepeti gambar berikut. Amati, kemudian buat
table kebenarannya !

CLK

U7
D

CLK
Q
DTFF

6). Hasil Pengamatan

Table kebenaran
Input
Clk D
0
0
1
1

Output
Qn
Qn+1
1
0
0
0
0
1
1
1

7). Kesimpulan

Q N+1

QN

LED-GREEN

LED-YELLOW

Simbol Qn menunjukkan nilai state saat ini, sedangkan Q n+1 adalah nilai
state berikutnya. Pada tabel kebenaran di atas, pada saat Clk = 0, untuk nilai D
apapun (D = x) maka Qn+1 = Qn. Kondisi inilah yang menunjukkan terjadinya
kondisi penyimpanan pada rangkaian gerbang D , artinya keluaran tidak akan
berubah dan akan sama dengan kondisi keluaran terakhir. Sedangkan pada saat
Clk bernilai 1 (Clk = 1), setiap perubahan nilai D akan menyebabkan perubahan
keluaran pada state berikutnya.
8). Lampiran
Lampiran Gambar
D=0 dan Clk=

D=1 dan Clk=

D=0 dan Clk=

D=1 dan Clk=

Lampiran Tugas
1. Buatlah rangkaian JK-flipflop menggunakan simulasi di proteus, amatai
apa yang terjadi kemudian buat table kebenarannya ?

J
CLK

U1

CLK

JKFF

Q N+1

QN

LED-GREEN

LED-YELLOW

Table Kebenaran
Input
Clk J
0
0
1
1

Output
Qn
Qn+1
0
1
0
1
1
0
x
x

K
0
1
0
1

J=0, K=0, dan Clk=

J
CLK

J=0, K=1, dan Clk=

U1

CLK

CLK

U1

JKFF

Q N+1

QN

LED-GREEN

LED-YELLOW

J
Q

CLK

K
JKFF

U1

Q
CLK

CLK

CLK

Q N+1

QN

LED-GREEN

LED-YELLOW

J=1, K=1, dan Clk=

U1

JKFF

J=1, K=0, dan Clk=

CLK

CLK

Q N+1

QN

LED-GREEN

LED-YELLOW

K
JKFF

U1

CLK

Q N+1

QN

LED-GREEN

LED-YELLOW

K
JKFF

Q N+1

QN

LED-GREEN

LED-YELLOW