REGISTER & FLIP FLOP

Register adalah sebagian kecil memori komputer yang dipakai untuk tempat
penampungan data dengan ketentuan bahwa data yang terdapat dalam
register dapat diproses dalam berbagai operasi dengan melihat berapa besar
kemampuan menampung register tersebut.

Register dapat dibagi dalam 5 golongan, yaitu:

1. General Purpose Register (Scratch-Pad Register), terdiri dari:
• AX (AH + AL) = Accumulator Register
• BX (BH + BL) = Base Register
• CX (CH + CL) = Counter Register
• DX (DH + DL) = Data Register
2. Segment Register
• CS = Code Segment Register

• DS = Data Segment Register 4. Index Register

• SS = Stack Segment Register • SI = Source Index Register
• ES = Extra Segment Register • DI = Destination Index Register

3. Pointer Register 5. Flag Register

• IP = Instruction Pointer Register

• SP = Stack Pointer Register

• BP = Base Pointer Register

Flip-flop adalah suatu rangkaian elektronika yang memiliki dua
kondisi stabil dan dapat digunakan untuk menyimpan informasi

Jenis Flip Flop antara lain :

1. S-R Flip Flop
2.JK Flip Flop
3. D Flip Flop
4.T Flip Flop
 S-R FLIP FLOP
S-R adalah singkatan dari “Set” dan
“Reset”. Sesuai dengan namanya, S-
R Flip-flop ini terdiri dari dua
masukan (INPUT) yaitu S dan R. S-R
Flip-flop ini juga terdapat dua
Keluaran (OUTPUT) yaitu Q dan Q’.
Rangkaian S-R Flip-flop ini umumnya
terbuat dari 2 gerbang logika NOR
ataupun 2 gerbang logika NAND. Ada
juga S-R Flip-flop yang terbuat dari
gabungan 2 gerbang Logika NOR dan
NAND
 Tabel Kebenaran
Operasi Input Output KET
S R Q Q
Prohibited 0 0 1 1 Tdk Di pa ka i
Set 0 1 1 0
Preset 1 0 0 1
Hold 1 1 no cha nge
Contoh :

0 1 0 1 1 1 1 1 0 S Q 1 1 0 0 0 0 1 1 1 0
i h g f e d c b a a b c d e f g h i j
0 1 1 1 0 1 0 1 1 R Q 0 0 1 1 1 1 0 0 1 1
 JK FLIP FLOP
J-K Flip-flop juga merupakan
pengembangan dari S-R Flip-
flop dan paling banyak
digunakan. J-K Flip-flop
memiliki 3 terminal Input J, K
dan CL (Clock). Berikut ini
adalah diagram logika J-K Flip-
flop.
 Tabel Kebenaran
Operasi Input Output
CL J K Q Q
Hold 0 0 no cha nge
Reset 0 1 0 1
Set 1 0 1 0
Toggle 1 1 oppos i te s ta ck

Contoh :

1 0 1 0 1 1 1 1 1 0 J Q 0 1 1 0 1 0 0 1 1 1

j i h g f e d c b a CL a b c d e f g h i j

0 0 1 1 1 0 1 0 1 1 K Q 1 0 0 1 0 1 1 0 0 0
 D FLIP FLOP
D Flip-flop pada dasarnya
merupakan modifikasi dari S-R
Flip-flip yaitu dengan
menambahkan gerbang logika
NOT (Inverter) dari Input S ke
Input R. Berbeda dengan S-R
Flip-flop, D Flip-flop hanya
mempunyai satu Input yaitu
Input atau Masukan D. Berikut
ini diagram logika D Flip-flop.
Tabel Kebenaran
Operasi ASY Input Output
PR CLR CL D Q Q
ASYN SET 0 1 X X 1 0
ASYN RESET 1 0 X X 0 1
PROHIBITED 0 0 X X 1 1
SET 1 1 1 0 1 0
PRESET 1 1 0 1 0 1

Contoh :
0 1 1 0 1 1 1 0
PR
Q 1 1 0 1 1 0 0 1
0 1 1 0 0 1 0 1 D

h g f e d c b a CL a b c d e f g h

Q 0 0 1 0 0 1 1 1
CLR
0 1 0 1 1 1 1 1
 T FLIP FLOP
T Flip-flop merupakan
bentuk sederhana dari J-K
Flip-flop. Kedua Input J dan
K dihubungkan sehingga
sering disebut juga dengan
Single J-K Flip-Flop. Berikut
ini adalah diagram logika T
flip-flop.