Elektronika digital

Isyarat yg banyak digunakan hanya mempunyai

dua nilai saja, yaitu H (high) dan L (low), Nilai
tegangan untuk isyarat H dan L tergantung kepada
sistem yang digunakan.
H = (2-5)V, L=(0-0,8)V
Isyarat diskrit yang hanya dapat mempunyai dua
harga disebut isyarat biner. Isyarat yg diproses
dalam elektronika digital menggunakan bilangan
biner
 Boole
• Fungsi matematika yang berhubungan dengan
elektronika digital menggunakan sistem
bilangan biner (0 dan 1)
• Fungsi matematik semacam ini disebut fungsi
Boole
• Aljabar yang menggunakan fungsi Boole
disebut aljabar Boole
 Sistem bilangan biner
• Sistem bilangan Desimal
1,,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,17,18,
19,20….. Sistem angka ini basis 10
• Sistem bilangan biner : sistem ini hanya dapat
bekerja dengan dua angka saja yaitu 0 dan 1
atau sistem angka basis 2
• Sistem bilangan oktaf (8)
• Sistem bilangan hexadesimal (16)
 MENGGUNAKAN 3 BIT
BINER DESIMAL
000 0
001 1
010 2
011 3
100 4
101 5
110 6
111 7
Bilangan Desimal

Bilangan Biner
 89 sisa Desimal  Biner
2 ---- 1
44
2 ---- 0
22
2 ---- 0
11
2 ---- 1
5
2 ----- 1
2
2 ---- 0
1
2 ----- 1
0
cek
Gerbang logika AND

BILA SALAH SATU

MASUKAN LOW (L),
MAKA KELUARAN
LOW (L)
Gerbang logika STARTER MOBIL
GERBANG LOGIKA OR

BILA SALAH SATU

MASUKAN HIGH
(H) MAKA
KELUARAN HIGH
(H)
 XOR

BILA MASUKAN TAK SAMA MAKA KELUARAN HIGH

(H), ATAU DISEBUT RANGKAIAN ANTIKOINSIDENSI
GERBANG LOGIKA NOT
 NAND, NOR, XNOR

BILA SALAH SATU BILA KEDUA MASUKAN

BILA SALAH SATU SAMA MAKA
MASUKAN HIGH
MASUKAN LOW MAKA KELUARAN HIGH
MAKA KELUARAN LOW
KELUARAN HIGH
NAND , NOR SEBAGAI INVERTER
 soal
• Tentukan bentuk isyarat keluaran jika dipasang
pada gerbang NOR, AND dan EXOR untuk
masukan A dan B gambar berikut
• Soal : Jika input A =L dan B = H, tentukan
keluaran dari C, D, E, F, G
• SOAL :Tentukan keadaan logika di titik B, C, D
dan E dari gambar berikut
 HALF ADDER

A B S C
0 0 0 0 S
0 1 1 0
1 0 1 0
1 1 0 1

S = 𝐴⨁𝐵
𝐶= 𝐴 ∙ 𝐵
 Full adder
• Pada prinsipnya bekerja seperti Half-Adder, tetapi
mampu menampung bilangan Carry dari hasil
penjumlahan sebelumnya.
• Jadi jumlah inputnya ada 3: A, B dan Cin, sementara bagian
output ada 2: S dan Cout.
• Cin ini dipakai untuk menampung bit Carry dari
penjumlahan sebelumny
 FULL ADDER
Input Output
A B Cin Cout S
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 0 1
1 0 1 1 0
1 1 0 1 0
1 1 1 1 1

S = 𝐴⨁𝐵 ⨁𝐶𝑖𝑛

𝐶𝑜𝑢𝑡 = 𝐴 ∙ 𝐵 + 𝐶𝑖𝑛 ∙ 𝐴⨁𝐵 = 𝐴 ∙ 𝐵 + 𝐵 ∙ 𝐶𝑖𝑛 + 𝐶𝑖𝑛 ∙ 𝐴

 S-R Latch
Menggunakan NAND

•R=H, S=LQ=L
•JIKA R DAN S BERBEDA, MAKA Q IKUT S DAN NOT Q IKUT R
•BILA KEDUA MASUKAN H, MAKA AKAN TETAP (KEADAAN
SEBELUMNYA)
•BILA KEDUA MASUKAN L, MAKA LARANGAN, TIDAK
MENENTU
 S-R Latch
Menggunakan NOR
 SR Latch

BILA Clk = L, FLIP FLOP KEADAAN INGAT

FLIP FLOP AKAN BEKERJA JIKA Clk=H
Tabel kebenaran SR latch
D latch
 JK flip-flop
• JK flip-flop merupakan flip flop yang dibangun
berdasarkan pengembangan dari RS flip-flop.
• JK flip-flop sering diaplikasikan sebagai
komponen dasar suatu counter atau pencacah
naik (up counter) ataupun pencacah turun
(down counter).
• JK flip flop dalam penyebutanya di dunia
digital sering di tulis dengan simbol JK -FF.
Pada saat J rendah dan K tinggi, gerbang atas tertutup, maka tidak terdapat
kemungkinan untuk mengeset flip-flop. Pada saat Q adalah tinggi, gerbang bawah
melewatkan pemicu reset segera setelah pinggiran pulsa lonceng positif berikutnya
tiba. Hal ini mendorong Q menjadi rendah . Oleh karenanya J = 0 dan K=1 berarti
bahwa pinggiran pulsa lonceng positif berikutnya akan mereset flip-flopnya.

Pada saat J tinggi dan K rendah, gerbang bawah tertutup dan pada saat J dan K
keduanya tinggi, kita dapat mengeset atau mereset flip-flopnya. Untuk lebih
jelasnya daat dilihat pada tabel kebenaran JK flip-flop berikut.
 JK flip-flop
• JK flip-flop sering disebut dengan JK FF induk
hamba atau Master Slave JK FF karena terdiri dari
dua buah flip-flop, yaitu Master FF dan Slave FF.
Master Slave JK FF ini memiliki 3 buah terminal
input yaitu J, K dan Clock.
• Kelebihan JK FF terhadap FF sebelumnya yaitu JK
FF tidak mempunyai kondisi terlarang artinya
berapapun input yang diberikan asal ada clock
maka akan terjadi perubahan pada
 Sesuai kondisi input JK, ada 4
kemungkinan output yang semuanya
valid, yaitu:
• No Change, Tidak ada perubahan pada output jika JK = 00.
• Set K, Pin Q’ akan bernilai 1 karena JK = 01.
• Set J, Pin Q akan bernilai 1 karena JK = 10.
• Toggle, Nilai output menjadi kebalikan kondisi sebelumnya jika
input JK = 11. Misalnya jika sebelumnya QQ’ = 10, setelah
diizinkan clock, berubah menjadi QQ’ = 01
CLK J K Q Keterangan
0 0 0 * Latch, kondisi terakhir
↑ 0 1 0
↑ 1 0 1
↑ 1 1 1 Latch, kondisi terakhir
↑ 1 1 0 Togle
↑ 1 1 1 Togle
↑ 1 1 0 Togle
↑ 0 0 0 Latch, kondisi terakhir
↑ 1 1 0 Latch, kondisi terakhir
↑ 1 1 1 Togle
↑ 1 1 0 Togle
Diagram timing

CLK J K Q Keterangan
0 0 0 * Latch, kondisi terakhir
↑ 0 1 0
↑ 1 0 1
↑ 1 1 1 Latch, kondisi terakhir
↑ 1 1 0 Togle
↑ 1 1 1 Togle
↑ 1 1 0 Togle
↑ 0 0 0 Latch, kondisi terakhir
↑ 1 1 0 Latch, kondisi terakhir
↑ 1 1 1 Togle
↑ 1 1 0 Togle