MODUL IV

COUNTER, REGISTER dan MUX-DEMUX

A. TUJUAN
Tujuan dari praktikum ketiga ini adalah :
1. Memahami prinsip kerja counter, register, multiplexer dan demultiplexer
2. Mengetahui proses multiplexer dan demultiplexer pada proses transfer data
3. Mengetahui pengaplikasian counter, register, multiplexer dan demultiplexer

B. DASAR TEORI
1. COUNTER
Counters (pencacah) adalah alat/rangkaian digital yang berfungsi menghitung/mencacah
banyaknya pulsa clock atau juga berfungsi sebagai pembagi frekuensi, pembangkit kode biner,
Gray. Secara global counter terbagi atas 2 jenis, yaitu Syncronus Counter dan Asyncronous
counter. Perbedaan kedua jenis counter ini adalah pada pemicuannya. Pada Syncronus Counter
pemicuan flip-flop dilakukan serentak (dipicu oleh satu sumber clock) susunan flip-flopnya
paralel. Sedangkan pada Asyncronous counter, minimal ada salah satu flip-flop yang clock-nya
dipicu oleh keluaran flip-flop lain atau dari sumber clock lain, dan susunan flip-flopnya seri.
Dengan memanipulasi koneksi flip-flop berdasarkan peta karnough (K-MAP) dapat dihasilkan
counter acak, shift counter (counter sebagai fungsi register) atau juga up-down counter.
Sebagaimana dengan rangkaian sekuensial yang lain, untuk menyusun counter digunakan
flip-flop. Counter dapat digunakan untuk menghitung banyaknya pulsa clock dalam waktu yang
tersedia (pengukuran frekuensi), Counter dapat juga digunakan untuk membagi frekuensi dan
menyimpan data. Jenis-jenis flip-flop yang biasanya digunakan yakni D-FF, JK FF atau RS FF.

Gambar 4.1 Simbol flip-flop J-K.

Tabel 4.1 Tabel kebenaran dari flip flop J-K.

Input Output
Preset Clear Clock J K Q Q’
L H X X X H L
H L X X X L H
L L X X X Race Race
H H ↓ L L Tetap Tetap
H H ↓ H L H L
H H ↓ L H L H
H H ↓ H H toggle
H H H X X Q0 Q0
 Flip-flop ini akan bekerja sebagai counter jika pin J dan K diberi logika tinggi (seperti
terlihat dalam tabel, output Q akan mengalami toggle jika ada transisi clock tinggi ke rendah).
Sinyal yang dicacah tidak lain adalah sinyal clock itu sendiri sebelum sampai ke counter. Berikut
ini merupakan diagram pewaktu flip-flop J-K bekerja.

Gambar 4.2 Diagram pewaktuan flip-flop J-K

Dari gambar tersebut dapat dilihat bahwa, ketika J adalah low, dan K adalah high serta
sinyal clocknya adalah transisi dari tinggi ke rendah, maka output (Q) akan bernilai low. Ketika J
dan K adalah berlogika high dan sinyal clocknya adalah transisi dari tinggi ke rendah, maka
output (Q) akan berubah ke komplemen sebelumnya (di sini berubah dari rendah ke tinggi) yang
disebut mengalami kondisi toggle.
Rangkaian counter menggunakan flip-flop J-K dapat diwujudkan menggunakan rangkaian.
Counter pada rangkaian gambar 4.3 memiliki lebar data sebesar 3 bit, serta jenis counternya
adalah jenis asinkron. Jika menginginkan lebar data yang lebih besar maka tinggal merangkai seri
sebanyak yang diinginkan.

Gambar 4.3 Rangakaian Counter 3 Bit.

a. Counter Sinkron
Up Counter
Pada counter sinkron, sumber clock diberikan pada masing-masing input clock dari
flip-flop penyusunnya, sehingga apabila ada perubahan pulsa dari sumber, maka perubahan
tersebut akan men-trigger seluruh flip-flop secara bersama-sama.
 Gambar 4.4 Contoh Rangkaian Up Counter Sinkron 3 Bit.

Sebuah counter disebut sebagai up counter jika dapat menghitung secara berurutan
mulai bilangan terkecil sampai bilangan terbesar. Contoh : 0-1-2-3-4-5-6-7-0-1-2-....
Sedangkan down counter adalah counter yang dapat menghitung secara berurutan dari
bilangan terbesar ke bilangan terkecil.

Tabel 4.2 PS/NS untuk up dan down counter 3 bit.

UP Counting DOWN Counting
CLK A B C Dec Ā �
𝐁 𝐂� Dec
↑ 0 0 0 0 1 1 1 7
↑ 0 0 1 1 1 1 0 6
↑ 0 1 0 2 1 0 1 5
↑ 0 1 1 3 1 0 0 4
↑ 1 0 0 4 0 1 1 3
↑ 1 0 1 5 0 1 0 2
↑ 1 1 0 6 0 0 1 1
↑ 1 1 1 7 0 0 0 0

Down Counter
Berdasarkan tabel PS/NS, dapat dilihat bahwa down counting merupakan kebalikan
dari up counting, sehingga rangkaiannya masih tetap menggunakan rangkaian up counter,
hanya outputnya diambilkan dari Q masing-masing flip-flop. Bentuk rangkaian down
counter yaitu:

Gambar 4.5 Rangkaian Down Counter Sinkron 3 Bit.

 Up-Down Counter
Rangkaian up/down ccounter merupakan gabungan dari up counter dan down
counter. Rangkaian ini dapat menghitung bergantian antara up dan down karena adanya
input eksternal sebagai control yang menentukan saat menghitung up atau down. Pada
gambar dibawah ini ditunjukkan rangkaian up/down counter sinkron 3 bit. Jika input
CNTRL bernilai ‘1’ maka counter akan menghitung naik (up), sedangkan jika input
CNTRL bernilai ‘0’, counter akan menghitung turun (down).

Gambar 4.6 Rangkaian Up/Down Counter Sinkron 3 Bit.

b. Counter Asinkron
Pada counter asinkron, sumber clock hanya diletakkan pada input Clock di flip-flop
terdepan (bagian Least Significant Bit / LSB), sedangkan input-input clock Flip-flop yang
lain mendapatkan catu dari output flip-flop sebelumnya. Konfigurasi ini didapatkan dari
gambar timing diagram counter 3-bit . Dengan konfigurasi ini, masing-masing flipflop di-
trigger tidak dalam waktu yang bersamaan (ripple counter).
Tabel 4.3 Kebenaran Up Counter Asinkron 3 Bit.
CLK A B C Decimal
1 0 0 0 0
2 0 0 1 1
3 0 1 0 2
4 0 1 1 3
5 1 0 0 4
6 1 0 1 5
7 1 1 0 6
8 1 1 1 7

Berdasarkan bentuk timing diagram di atas, output dari flip-flop C menjadi clock dari
flip-flop B, sedangkan output dari flip-flop B menjadi clock dari flip-flop A. Perubahan
pada negatif di masing-masing clock flip-flop sebelumnya menyebabkan flipflop
sesudahnya berganti kondisi (toggle), sehingga input-input J dan K di masing-masing flip-
flop diberi nilai ”1” (sifat toggle dari JK flip-flop).
 Gambar 4.7 Up Counter Asinkron 3 Bit.

2. REGISTER
Register adalah sekelompok flip -flop yang dapat dipakai untuk menyimpan dan untuk
mengolah informasi dalam bentuk linier. Ada 2 jenis utama Register yaitu:
1. Storage Register (register penyimpan)
2. Shift Register (register geser)
Register penyimpan (Storage Register) digunakan apabila kita hendak menyimpan
informasi untuk sementara, sebelum informasi itu dibawa ke tempat lain. Banyaknya kata/bit
yang dapat disimpan, tergantung dari banyaknya flip-flop dalam register. Satu flip-flop dapat
menyimpan satu bit. Bila kita hendak menyimpan informasi 4 bit maka kita butuhkan 4 flip-flop.
Sedangkan Shift Register adalah suatu register dimana informasi dapat bergeser (digeserkan).
Dalam register geser flip-flop saling dikoneksi, sehingga isinya dapat digeserkan dari satu flip-
flop ke flip-flop yang lain, kekiri atau kekanan atas perintah denyut lonceng (Clock). Dalam alat
ukur digit, register dipakai untuk mengingat data yang sedang ditampilkan. Ada 4 Shift Register
yaitu:

a. Register SISO (Serial In Serial Out)

Register geser SISO menerima data secara serial, bit-per-bit. Selanjutnya mengeluar-
kan data tersebut secara serial pula, bit-per-bit setiap satu pulsa clock. Register geser SISO
4-bit yang dibangun dari 4 buah flip-flop D. Dapat menyimpan data sampai 4-bit, yang
sekaligus menunjukkan kapasitas simpan, yaitu 4-bit.

Gambar 4.8 Rangkaian Register SISO.

b. Register SIPO (Serial In Paralel Out)

Prinsip kerja register geser SIPO (Serial-In-Paralel-Out) adalah semua bit-bit data
dimasukkan secara serial, data dikeluarkan secara paralel setelah semua data yang akan
dikirim tersimpan dalam masing-masing flip-flop. Pada register jenis ini, masing-masing
tingkat flip-flop disediakan jalur keluaran.
 Gambar 4.9 Rangkaian Register SIPO.

c. Register PISO (Paralel In Serial Out)

Pada register geser jenis PISO (Paralel-In-Serial-Out), bit-bit data dimasukkan
secara pararel kedalam masing-masing flip-flop yang bersesuaian, selanjutnya data
dikeluarkan secara serial bit-per-bit setiap satu pulsa clock. Gambar register geser PISO 4-
bit dengan 4 jalur masukan data, 1 jalur clock dan 1 jalur masukan untuk shift atau load.

Gambar 4.10 Rangkaian Register PISO.

d. Register PIPO (Paralel In Paralel Out)

Proses transfer data jenis ini adalah data dimasukkan secara paralel, kemudian
dikeluarkan secara paralel juga.

Gambar 4.11 Rangkaian Register PIPO.

3. MULTIPLEKSER
Multiplexer (MUX) atau selector data adalah suatu rangkaian logika yang
menerima beberapa input data, dan untuk suatu saat tertentu hanya mengizinkan satu
data input masuk ke output, yang diatur oleh input selektor. Oleh karena itu, MUX
memiliki fungsi sebagai pengontrol digital. MUX memiliki kanal input lebih besar
dari 1 (minimal 2 atau kelipatan 2), dan hanya memiliki 1 kanal output. Jumlah
selektor dilihat dari banyaknya kanal input (n).
Diagram multiplekser secara umum ditunjukkan oleh gambar di bawah ini

Gambar 4.12 Blok Diagram Multiplexer.

Mux 2 Kanal 1 Bit

MUX 2 kanal 1 bit menunjukkan MUX dengan 2 kanal input (A dan B) dan 1
selektor (S) dan 1 bit output Y.

Gambar 4.13 Blok Diagram MUX 2 Kanal 1 Bit dan Rangkaiannya.

Tab
Selector Output
S Y Persamaan Output (Y)
0 A Y = 𝑆� 𝐴 + 𝑆 𝐵
1 B
 Mux 4 Kanal 1 Bit
MUX 4 kanal 1 bitmenunjukkan MUX dengan 4 kanal input (A, B, C, dan D) dan 2
selektor (S0 dan S1) dan 1 bit output Y.

Gambar 4.13 Blok Diagram MUX 4 Kanal 1 Bit.

S0 dan S1 digunakan untuk memilih (seleksi) input (A, B, C, D) yang akan dikeluarkan ke
output Y.

symbol dari multiplexer 4x1 yang juga disebut sebagai “data selector” karena bit output
tergantung pada input data yang dipilih oleh selector. Input data biasanya diberi label D0 s/d Dn.
Pada multiplexer ini hanya ada satu input yang ditransmisikan sebagai output tergantung dari
kombinasi nilai selectornya. Kita misalkan selectornya adalah S1 dan S0, maka jika nilai : S1 S0
= 00, maka outputnya (kita beri label Y) adalah : Y = D0. Jika D0 bernilai 0 maka Y akan
bernilai 0, jika D0 bernilai 1 maka Y akan bernilai1.
 Gambar 4.15 Simbol Multiplexer 4x1
Adapun rangkaian multiplexer 4x1 dengan menggunakan strobe atau enable yaitu suatu jalur
bit yang bertugas mengaktifkan atau menonaktifkan multiplexer, dapat kita lihat pada gambar
4.16 berikut ini.

Gambar 4.16 Rangkaian Gerbang Logika Multiplexer 4x1

Suatu desain dari rangkaian logic biasanya dimulai dengan membuat tabel kebenaran. Seperti
telah kita ketahui bahwa kita mengenal ada 2 macam metode yang diterapkan pada tabel
kebenaran, yaitu metode sum of product (SOP) dan metode product of sum (POS). Nah pada
bagian ini kita kenalkan dengan metode yang ketiga yaitu multiplexer solution.
Pada kenyataannya, kita dapat merancang suatu multiplexer 8x1 dari multiplexer 4x1 atau
multiplexer 16x1 dari multiplexer 8x1 dan seterusnya. Jika kita anggap selector sebagai n, maka
n n-1
kita dapat membuat multiplexer 2 x1 dari multiplexer 2 x1. Dengan kata lain kita
n-1 n
memfungsikan multiplexer 2 x1 sebagai multiplexer 2 x1.
Jika kita menterjemahkan suatu kasus sebagai suatu fungsi F :
F(A, B, C ) = ∑ (1, 3, 5, 6)
Dimana parameter fungsi tersebut A, B, C adalah merupakan selector dari multiplexer dan
sisi sebelah kanan fungsi adalah output yang diinginkan dari multiplexer. Tanda ∑ beserta
parameter berikutnya adalah merupakan bentuk SOP (sum of product).
Jumlah data input maksimum pada multiplexer adalah 2 jumlah Select line.
Tabel 4.4 Kebenaran Multiplexer dengan 2 Select line
Input Output
S0 S1 D0 D1 D2 D3 X Ket
0 0 0 X X X 0 D0
 0 0 1 X X X 1
0 1 X 0 X X 0
D1
0 1 X 1 X X 1
1 0 X X 0 X 0
D2
1 0 X X 1 X 1
1 1 X X X 0 0
D3
1 1 X X X 1 1

DEMULTIPLEKSER
Demultiplekser atau DEMUX (demultiplexer ) adalah kebalikan dari MUX. Diagram blok
untuk DMUX 1-ke-4 dengan kendali masukan A dan B serta tabel kebenaran yang sesuai
ditunjukkan oleh Gambar 8.7. DEMUX mengirim data masukan D ke salah satu jalur keluaran Fi
yang ditentukan oleh kendali masukan. Rangkaian DEMUX 1-ke-4 ditunjukkan pada Gambar.
Aplikasi DEMUX digunakan untuk mengirim data dari satu sumber ke salah satu dari sejumlah
tujuan, seperti tombol pada elevator kepada wahana elevator terdekat. DEMUX tidak biasa
digunakan pada implementasi fungsi Boolean umumnya, walaupun cara ini juga bisa dilakukan.

Gambar 4.17 Diagram blok dan tabel kebenaran untuk DEMUX 1-ke-4

Gambar 4.18 Rangkaian DEMUX 1-ke-4

C. PERALATAN PERCOBAAN
1. Multitester
2. Power Supply
3. Breadboard
4. IC 7476
5. IC 555
6. Resistor
7. Kapasitor
8. LED
D. PROSEDUR PERCOBAAN
1. Buat rangkaian seperti gambar dibawah ini

2. Hubungkan rangkaian clock dengan rangkaian pada gambar diatas

3. Aktifkan rangkaian tersebut dan catat data dengan membuat tabel hubungan antara masukan
dan keluaran pada rangkaian

No. Clock A B
1.

2.

3.

4.