ORBITH VOL. 13 NO.

2 Juli 2017 : 108 – 113

APLIKASI JK FLIP-FLOP UNTUK MERANCANG DECADE COUNTER

ASINKRON

Oleh: Lilik Eko Nuryanto

Staf Pengajar Jurusan Teknik Elektro – Politeknik Negeri Semarang
Jl.Prof. H. Soedarto. SH, Tembalang Semarang – 50275
Email: lilikpolines@gmail.com

Abstrak

Counter (Rangkaian Pencacah atau penghitung) yaitu rangkaian logika sekuensial yang digunakan untuk
menghitung jumlah pulsa yang diberikan pada bagian masukan. Counter digunakan untuk berbagai operasi
aritmatika, pembagi frekuensi, penghitung jarak (odometer), penghitung kecepatan (spedometer), yang
pengembangannya digunakan luas dalam aplikasi perhitungan pada instrumen ilmiah, kontrol industri,
komputer, perlengkapan komunikasi, dan sebagainya. Dengan demikian penundaan counters adalah sama
dengan penundaannya flip-flop. Pencacah sinkron memerlukan sirkuit lonceng/ clock yang berdaya tinggi,
sebab lonceng harus menggerakkan semua flip-flop secara serempak. Sedangkan Counter Asinkron, yang
mendapatkan input pulsa clock hanya Flip-flop yang bobotnya paling rendah. Flip-flop yang bobotnya lebih
tinggi mendapatkan pulsa clock dari output Flip-flop yang bobotnya satu tingkat lebih rendah, begitu
seterusnya. Decade Counter adalah counter yang mempunyai urutan hitungan biner mulai dari 0 s/d 9 dan
mengulang (re-cycle).
Kata Kunci : Flip-flop, Counter, Asinkron , Sinkron, Pulsa Clock, Decade, JK

1. Pendahuluan Sebagai contoh, diagram kondisi (state

Rangkaian berurutan (Sequential Circuit) diagram) dari counter 3-bit ditunjukkan
yang beroperasi melalui urutan kondisi pada Gambar 1. Sebagaimana terlihat dari
tertentu berdasarkan aplikasi dari pulsa- kondisi-kondisi biner yang ditunjukkan di
pulsa inputnya dinamakan “pencacah” dalam lingkaran, output-output flip-flop
(counter). mengulangi urutan hitungan biner dengan
Pulsa-pulsa input tersebut, dinamakan pulsa kembali ke 000 setelah 111. Ingat bahwa
penghitung (count pulses), bisa berupa transisi-transisi kondisi di dalam “clocked
pulsa clock, atau pulsa-pulsa input tersebut sequential circuits” terjadi selama pulsa
dapat berasal dari “external source” dan clock; flip-flop tetap pada “present state”-
bisa terjadi pada interval waktu tertentu nya jika tidak terjadi pulsa.
atau random. CP=1

Dalam suatu counter, urutan kondisi

tersebut dapat mengikuti hitungan biner
atau urutan kondisi yang lain. Counter
ditemukan hampir disemua peralatan yang
berisi logika digital. Counter tersebut
digunakan untuk menghitung jumlah Gambar 1. State Diagram dari Counter
peristiwa dari suatu kejadian dan berguna Biner 3-bit
untuk menimbulkan urutan waktu untuk
mengontrol operasi-operasi di dalam sistem “Next state” suatu counter tergantung
digital. sepenuhnya pada “present state”-nya, dan
transisi kondisi terjadi setiap kali terjadi
Counter yang mengikuti urutan biner pulsa. Karena sifat ini, suatu counter
dinamakan binary counter (pencacah biner) sepenuhnya ditentukan oleh daftar dari
Pencacah biner n-bit terdiri dari n flip-flop urutan hitungan (count sequence), yaitu
dan dapat menghitung dalam biner dari 0 ke urutan dari kondisi-kondisi biner yang
2n-1. dilalui.

108
Aplikasi Jk Flip-Flop Untuk Merancang Decade Counter Asinkron…...…..Lilik Eko Nuryanto

Urutan menghitung dari counter biner 3-bit tetap tidak berubah jika terjadi pulsa clock.
diberikan dalam Tabel 1. Bilangan A1 berubah dari 0 ke 1; maka TA1 ditandai
berikutnya didalamnya urutan merupakan dengan 1 sebab flip-flop ini harus
kondisi berikutnya (next state) yang dicapai terkomplemen dalam pulsa clock
oleh rangkaian setelah penerapan pulsa berikutnya. Dengan cara yang sama, A0
menghitung (count pulse). Urutan berubah dari 1 ke 0, menandakan bahwa FF
menghitung terulang setelah urutan tersebut harus terkomplemen; maka TA0 ditandai
mencapai harga terakhir, sehingga kondisi dengan 1.
000 adalah kondisi berikutnya setelah 111.
“Count sequence” memberi semua Counter juga disebut pencacah atau
informasi yang diperlukan untuk penghitung yaitu rangkaian logika
merancang rangkaian. Kondisi berikutnya sekuensial yang digunakan untuk
(next state) tidak perlu didaftar dalam menghitung jumlah pulsa yang diberikan
kolom terpisah sebab next state dapat pada bagian masukan. Counter digunakan
dibaca dari bilangan berikutnya di dalam untuk berbagai operasi aritmatika, pembagi
urutan. frekuensi, penghitung jarak (odometer),
penghitung kecepatan (spedometer), yang
Tabel 1. Tabel eksitasi untuk counter biner pengembangannya digunakan luas dalam
3-bit aplikasi perhitungan pada instrumen ilmiah,
Count Sequence kontrol industri, komputer, perlengkapan
(Urutan Input-input Flip-flop komunikasi, dan sebagainya .
Hitungan)
A2 A1 A0 TA2 TA1 TA0
0 0 0 0 0 1 Counter tersusun atas sederetan flip-flop
0 0 1 0 1 1 yang dimanipulasi sedemikian rupa dengan
0 1 0 0 0 1 menggunakan peta Karnough sehingga
0 1 1 1 1 1 pulsa yang masuk dapat dihitung sesuai
1 0 0 0 0 1 rancangan. Dalam perancangannya counter
1 0 1 0 1 1 dapat tersusun atas semua jenis flip-flop,
1 1 0 0 0 1
1 1 1 1 1 1
tergantung karakteristik masing-masing
flip-flop tersebut.
Tabel 1 adalah tabel eksitasi untuk counter
biner 3-bit. Ketiga flip-flop diberi Dilihat dari arah cacahan/ hitungan,
penandaan variabel A2, A1, A0. Counter- rangkaian pencacah dibedakan atas
counter biner paling efisien dibuat dengan pencacah naik (Up Counter) dan pencacah
T flip-flop. turun (Down Counter). Pencacah naik
melakukan cacahan dari kecil ke arah besar,
Eksitasi flip-flop untuk input-input T kemudian kembali ke cacahan awal secara
didapatkan dari tabel eksitasi dari T flip- otomatis. Pada pencacah menurun,
flop dan dari inspeksi transisi kondisi dari pencacahan dari besar ke arah kecil hingga
hitungan yang diberikan (present state) ke cacahan terakhir kemudian kembali ke
kondisi berikutnya (next state). cacahan awal. Secara umum counter terbagi
atas 2 jenis, yaitu: Pencacah sinkron
Sebagai ilustrasi, pelajarilah proses input (Syncronus Counter) dan Pencacah
flip-flop untuk baris 001. Present state di Asinkron (Asyncronous counter).
sini adalah 001 dan next statenya adalah Perbedaan kedua jenis counter ini adalah
010, yang mana adalah hitungan berikutnya pada pemicuannya. Pada Syncronous
di dalam urutan. Dengan memperhatikan counter pemicuan flip-flop dilakukan
kedua hitungan ini, kita catat bahwa A2 serentak (dipicu oleh satu sumber clock)
tidak berubah dari 0 ke 0; maka TA2 susunan flip-flopnya paralel. Sedangkan
ditandai dengan 0 sebab flip-flop A2 harus pada Asyncronous counter, minimal ada

109
ORBITH VOL. 13 NO. 2 Juli 2017 : 108 – 113

salah satu flip-flop yang clock-nya dipicu menunjukkan bagaimana FF-FF tersebut
oleh keluaran flip-flop lain atau dari sumber berubah kondisi sesaat pulsa clock
clock lain, dan susunan flip-flopnya seri. diberikan. Hal-hal penting berikut harus
Dengan memanipulasi koneksi flip-flop dicatat :
berdasarkan peta karnough atau timing a. FF X0 berubah kondisi (toggle)
diagram dapat dihasilkan counter acak, pada transisi ke-negatif (negative-going
shift counter (counter sebagai fungsi transition) dari masing-masing input pulsa
register) atau juga up-down counter. clock. Jadi, bentuk gelombang output X0
mempunyai frekuensi tepat ½ nya dari
Karakteristik penting dari pada Counter : frekuensi pulsa clock.
a. Kerjanya sinkron atau tak sinkron. b. FF X1 berubah kondisi setiap
b. mencacah maju atau mundur. kali output X0 bergerak dari High to Low.
c. sampai beberapa banyak ia dapat Bentuk gelombang X1 mempunyai
mencacah (modulo pencacah). frekuensi tepat sama dengan ½ dari
d. Dapat berjalan terus ( free running ) frekuensi output X0 dan sehingga ¼ dari
ataukah dapat berhenti sendiri ( Self frekuensi clock.
Stopping ) c. FF X2 berubah kondisi setiap
kali output X1 bergerak dari High to Low.
Macam-macam penggunaan counter : Jadi, bentuk gelombang X2 mempunyai ½
a. Penggunaan pencacah dalam teknologi frekuensi dari X1 dan sehingga 1/8 dari
industri. Dalam hal ini pencacah frekuensi clock.
dioperasikan untuk menghitung obyek
(barang produksi) dengan tujuan untuk Sebagaimana dideskripsikan di atas,
mencapai kecepatan dan kecermatan masing-masing FF membagi frekuensi dari
penghitungan. inputnya dengan 2. Jadi, seandainya kita
b. Digunakan sebagai pembagi frekuensi. tambahkan FF yang ke empat pada
c. Untuk mengukur besarnya frekuensi. rangkaian tersebut, FF yang ke-4 tersebut
d. mengukur waktu interval anta dua akan mempunyai frekuensi 1/16 dari
pulsa. frekuensi clock; dan seterusnya
e. Untuk mengukur jarak. (menggunakan n FF akan menghasilkan
f. Untuk mengukur kecepatan. frekuensi Output FF yang terakhir sebesar
g. Penggunaan dalam digital komputer. 1/2n dari frekuensi input.
h. Untuk mengubah sinyal analog menjadi
digital ( Analog to Digital Converterrs / Selain sebagai pembagi frekuensi
ADC ) maupun untuk mengubah sinyal (frequency divider). Rangkaian pada
digital ke analog ( Digital to Analog Gambar. 2 juga beroperasi sebagai
Converter / DAC ) . pencacah biner (binary counter). Ini dapat
diperlihatkan dengan menguji urutan
2. Merancang Counter Asinkron kondisi FF setelah terjadinya pulsa clock.
Mengacu pada Gambar 2 (a), masing-
masing FF mempunyai input-input J dan K Gambar 3 menunjukkan hasilnya di dalam
nya pada level 1, sehingga FF tersebut akan bentul tabel. Dimisalkan nilai-nilai X2X1X0
berubah kondisi (toggle) kapan saja jika mewakili bilangan biner dimana X2 adalah
sinyal pada input CLK-nya bergerak dari posisi 22, X1 adalah posisi 21, dan X0 adalah
Tinggi (High) ke rendah (Low). Deretan posisi 20. Delapan kondisi X2X1X0 yang
pulsa clock diberikan hanya pada input pertama di dalam tabel dikenal sebagai
CLK dari FF X0. Output X0 dihubungkan pencacah biner urut dari 000 sampai 111
pada input CLK dari FF X1 dan output X1 (dalam desimal urut dari 0 sampai 7).
dihubungkan pada input CLK dari FF X2. Dapat dilihat dari tabel pada Gambar 3
Bentuk gelombang pada Gambar 2 (b) bahwa setelah pulsa yang ke-8 FF-FF

110
Aplikasi Jk Flip-Flop Untuk Merancang Decade Counter Asinkron…...…..Lilik Eko Nuryanto

tersebut kembali ke kondisi 000, dan urutan digunakan untuk membagi frekuensi pulsa
biner mengulang sendiri untuk pulsa-pulsa input dengan faktor 16 (bilangan MOD-
berikutnya. nya).
MOD Number tersebut dari suatu Counter
dapat ditentukan dengan rumus :
MOD Number (maks) = 2N
N : Banyaknya FF yang dipakai untuk
menyusun counter
Untuk mengetahui frekuensi output suatu
Gambar 2. J-K FF dirangkai sebagai counter digunakan rumus :
Counter biner 3-bit (MOD-8) fi
f0 
Mod Number ............. (1)
f0 = Frekuensi output
fi = Frekuensi input

2.2. Counter Asinkron Dengan MOD

Tertentu
Untuk membuat suatu counter menghitung
Gambar 3. Urutan kondisi FF menunjukkan ke bilangan tertentu, maka diperlukan
urutan hitungan biner adanya rangkaian tambahan yang berfungsi
untuk mereset counter bila hitungan counter
2.1. Bilangan MOD telah mencapai angka yang diinginkan. Hal
Counter pada 5.12 mempunyai 23 = 8 ini dapat dicapai dengan cara
kondisi yang berbeda (000 sampai 111). memanfaatkan fasilitas pin RESET pada FF
Counter tersebut dapat dinamakan sebagai pembentuk Counter.
counter MOD-8, dimana bilangan MOD
menunjukkan jumlah kondisi di dalam
urutan hitungan. Jika FF yang ke-4
ditambahkan, urutan kondisi akan
menghitung di dalam biner dari 0000
sampai 1111, totalnya adalah 16 kondisi. Gambar 4. (a) JK FF (Toggle) dengan pin
Ini akan dinamakan counter MOD-16. Set, Reset (b) Tabel Kebenaran

Secara umum, jika N FF dihubungkan di 2.3. Mengenal JK Flip-flop

dalam aturan pada Gb. 5.12, counter JK Flip-flop adalah perbaikan dari RS Flip-
tersebut akan mempunyai 2N kondisi yang flop di dalam hal bahwa kondisi tidak
berbeda, sehingga counter tersebut adalah menentu (indeterminate state) dari jenis RS
counter MOD-2N. Counter tersebut akan adalah didefinisikan di dalam jenis JK.
dapat menghitung naik sampai 2N-1
sebelum kembali ke kondisi nol-nya. Input-input J dan K bertindak seperti input-
input S dan R untuk men-set dan meng-
Bilangan MOD pada counter juga clear flip-flop. Jika input-input diberikan ke
menunjukkan pembagian frekuensi didapat kedua J dan K secara bersamaan, FF
dari FF yang terakhir. Sebagai contoh, tersebut berubah ke kondisi komplemennya,
counter 4-bit mempunyai 4 FF, masing- yaitu, jika Q = 1, FF tersebut berubah ke Q
masing FF mewakili satu digit biner (binary = 0, dan sebaliknya.
digit/bit), sehingga ini adalah counter
MOD-24 = MOD-16. Sehingga counter Clocked JK Flip-flop ditunjukkan pada
tersebut dapat menghitung naik sampai 15 Gambar 5 (a). Output Q di-AND-kan
(= 24-1). Counter tersebut juga dapat dengan input K dan CP sehingga FF adalah

111
ORBITH VOL. 13 NO. 2 Juli 2017 : 108 – 113

“clear” selama pulsa clock hanya jika Q Dengan menggunakan persamaan logika
sebelumnya adalah 1. Dengan hal yang didapatkan.
sama, output Q’ di-AND-kan dengan input- Y  QD QCQB QA
input J dan CP sehingga FF adalah “set”
dengan pulsa clock hanya jika Q’
sebelumnya adalah 1. Realisasi rangkaian digital dari persamaan
di atas dapat dilihat pada Gambar 6.

Gambar 6. Pengendali Reset Decade

(a) Diagram Logika JK – FF Counter

Diagram rangkaian Decade Counter

Asinkron dapat dilihat pada Gambar 7.
Counter tersebut dibuat dengan
menggunakan 4 buah Flip-flop jenis JK
(b) Simbol Grafik dan Tabel Karakteristik dengan input J dan K berlogik 1. Dan yang
mendapatkan input pulsa clock / pulsa
Gambar 5. Clocked JK Flip-flop hitungan adalah Flip-flop yang bobotnya
paling rendah (LSB / Least Significant Bit),
3. Merancang Decade Counter yaitu Flip-flop A.
Asinkron Dengan JK Flip-flop
3.1. Counter Dengan Mod-10 (Decade)
Untuk merancang Decade Counter
(Counter Mod-10), perlu dibuat suatu
rangkaian pengendali untuk mereset
counter, bila hitungan counter mulai akan Gambar 7. Diagram Rangkaian Decade
mencapai angka desimal 10, seperti Counter Asinkron
ditunjukkan pada Tabel 2.
Untuk menunjukkan bahwa rangkaian
Tabel 2. Urutan hitungan Decade Counter tersebut akan menghitung mulai dari 0 s/d
QD QC QB QA DESIMAL
0 0 0 0 0 9, dan hitungan ke 10 hanya digunakan
0 0 0 1 1 sesaat untuk mereset semua Flip-flop
0 0 1 0 2
0 0 1 1 3 sehingga hitungan langsung kembali ke 0
0 1 0 0 4 Kondisi (recycle) dapat dilihat pada Gambar 8,
0 1 0 1 5
untuk
0 1 1 0 6
0 1 1 1 7 reset
1 0 0 0 8
1 0 0 1 9
1 0 1 0 10

Pada saat counter mencapai hitungan Gambar 8. Diagram Waktu Decade

desimal 10, maka output QD = 1, QC = 0, Counter
QB = 1, QA = 0. Output ini digunakan
sebagai input bagi rangkaian pengendali 3.2. Perbedaan Counter Sinkron
reset. Dengan keadaan output seperti di Dengan Counter Asinkron
atas, maka output pengendali akan Perbedaan kedua jenis counter ini adalah
menghasilkan logika 0. Output hitungan pemicuannya. Pada sinkron counter,
desimal 10 hanya terjadi sesaat, karena pemicuan counter terjadi serempak (dipicu
adanya sinyal reset yang menyebabkan oleh satu sumber clock) susunan flip flop
counter reset ke kedudukan awal 0000.

112
Aplikasi Jk Flip-Flop Untuk Merancang Decade Counter Asinkron…...…..Lilik Eko Nuryanto

nya paralel. Sedangkan pada asinkron berikutnya sebuah sinyal yang terpasang
counter, minimal ada satu flip flop dipicu pada input Clock FF pertama akan
oleh keluaran flip flop lain atau dari sumber mengubah kedudukan outpunyanya apabila
clock lain dan susunan flip flop nya seri. tebing (Edge) yang benar yang diperlukan
Dengan memanipulasi flip flop berdasarkan terdeteksi.
peta karnough atau timing diagram dapat
dihasilkan counter acak, shift counter Output ini kemudian mentrigger input clock
(counter sebagai fungsi register) atau juga berikutnya ketika terjadi tebing yang
up down counter. seharusnya sampai. Dengan cara ini sebuah
sinyal pada inputnya akan meriplle
3.2.1. Pencacah sinkron (Serempak) (mentrigger input berikutnya) dari satu FF
a. Masukan untuk denyut lonceng/clock ke yang berikutnya sehingga sinyal itu
dikembalikan secara serempak. mencapau ujung akhir deretan itu. Ingatlah
b. Waktu penundaan counter adalah sama bahwa FF T dapat membagi sinyal input
dengan penundaan satu flip-flop. dengan faktor 2 (dua). Jadi Counter dapat
c. Memerlukan sirkit clock yang berdaya menghitung dari 0 sampai 2” = 1 (dengan n
tinggi, sebab sirkit lonceng/clock sama dengan banyaknya Flip-flop dalam
tersebut harus menggerakkan semua flip- deretan itu).
flop secara serentak.
d. Sering juga dinamakan pancacah Pencacah asinkron yaitu pencacah yang
jajar/paralel. disebut juga ripple trough counter atau
serial counter karena masing – masing flip
3.2.2. Pencacah Asinkron (tak flop yang digunakan akan berguling
serempak) (berubah kondisi dari 0 ke 1) atau
a. Masukan untuk denut lonceng/clock sebaliknya. Secara berurutan atau langkah
dikembalikan secara tak serempak atau demi langkah hal ini disebabkan karena
tak berurutan. hanya flip flop yang paling ujung saja yang
b. Waktu penundaan counter adalah waktu dikendalikan oleh sinyal clock. Sedangkan
semua penundaan flip-flop dijumlahkan. sinyal untuk flip flop yang lainya diambil
c. Memerlukan sirkit clock yang berdaya dari masing – masing flip flop sebelumnya.
rendah, sebab hanya flip-flop yang
paling awal saja yang dikendalikan oleh DAFTAR PUSTAKA
flip-flop. C. Lee, Samuel, dan Sutisno, 1994,
d. Sering juga dinamakan pencacah seri/ Rangkaian Digital dan Rancangan
pencacah biner. Logika, Penerbit Erlangga, Jakarta.
Hodges, David, G. Jackson, Horace, dan H.
4. Penutup Nasution, Sofyan, 1987, Analisis Dan
Seperti tersebut pada bagian sebelumnya Desain Rangkaian Terpadu Digital,
Asyncronous counter tersusun atas flip-flop Penerbit Erlangga, Jakarta.
yang dihubungkan seri dan pemicuannya Mano, M. Morris, 2007, Digital Design,
tergantung dari flip-flop sebelumnya, 5TH Edition, Prentice-Hall, Inc.,
kemudian menjalar sampai flip-flop MSB- Englewood Cliffs, New Jersey.
nya. Karena itulah Asyncronous counter Millman Jacob dan Halkias Christos C,
sering disebut juga sebagai ripple-through Elektronika Terpadu Jilid 2, Erlangga,
counter. Jakarta 1985
Zoe Far, 2014, “Dasar Rangkaian
Sebuah Counter Asinkron (Ripple) terdiri Counters”,
atas sederetan Flip-flop yang http://zoefar.blogspot.com/2014/04/da
dikonfigurasikan dengan menyambung sar-rangkaian-counter.html, -
outputnya dari yan satu ke yang lain. Yang download bulan November 2014

113