Bab 6.

Pencacah dan Register B Destyningtias

Bab 6. Pencacah dan Register

Pokok Bahasan :

1. Pencacah
2. Register

1. Pencacah.
Merupakan rangkaian logika sekuensi yang berfungsi mencacah atau
menghitung jumlah pulsa clock yang masuk.
Menurut Jumlah pulsa yang dicacah terdapat jenis pencacah modulo / modulos 2n ( n
= 1,2,3,… ).
Contoh : pencacah modulo-4
Jika 0 dinyatakan sebagai keadaan awal pencacah, jumlah [ulsa yang dapat
dicacah adalah 4 yaitu pulsa ke 0, 1,2 dan 3, pada pulsa ke 4 output pencacah
akan reset kembali ke 0.

Menurut pengaktifan elemen penyimpanannya dalam hal ini adalah flip-flop terdapat
2 jenis pencacah, yaitu :
- Pencacah tak serempak ( asinkron )
- Pencacah serempak ( sinkron )

- Pencacah tak Serempak ( Asinkron )

Untuk merancang pencacah tak serempak, perlu ditetapkan modulo dari
pencacah yang akan dirancang.

Untuk modulo 2n, prosedur perancangannya sebagai berikut :

1. Tetapkan modulo pencacah yang akan dirancang

Misal : pencacah tak serempak modulo-8 atau modulo-2n dengan n=3

2. Tentukan jumlah dan jenis flip flop yang akan digunakan, jumlah flip flop
tergantung dari n buah.

3. Lakukan pengaturan input-input flip flop yang digunakan.

4. Berikan input pencacah ke input clock flip flop paling kiri

5. Hubungkan output flip flop paling kiri dengan input clock flip flop
disebelah kanannya, dst.

6. Ambil output pencacah melalui setiap output flip flop.

Output flip flop paling kiri adalah LSB dan output flip flop paling kanan
adalah MSB.

FT-TE USM 1 T. Digital

Bab 6. Pencacah dan Register B Destyningtias

J Q J Q J Q

K Q K Q K Q

Clock

Diagram waktu pencacah tak serempak modulo-8

Output
Pencacah
C B A
0 0 0 0
1 0 0 1
2 0 1 0
3 0 1 1
4 1 0 0
5 1 0 1
6 1 1 0
7 1 1 1 Kondisi sesaat
8 0 0 0

Tabel Kebenaran pencacah tak serempak modulo-8

FT-TE USM 2 T. Digital

Bab 6. Pencacah dan Register B Destyningtias

- Pencacah Tak Serempak < 2n

Perancangannya mengikuti prosedur sebagai berikut :

1. Tentukan jumlah dan jenis flip flop yang akan digunakan.

Misal : pencacah modulo-5, berarti flip flop yang digunakan harus
menampilkan angka terbesar pada outputnya, sehingga flip flop yang
diperlukan 3 buah.

2. Susun table kebenaran pencacah tak serempak yang sedang dirancang.

Modulo-5 :

OUTPUT
COUNT
C B A
0 0 0 0
1 0 0 1
2 0 1 0
3 0 1 1
4 1 0 0
5 1 0 1

3. Dari Tabel terlihat bahwa ketika pencacah memberikan output bernilai 5

desimal atau 1 0 1 biner, karena harus reset yakni semua outputnya 0 maka
pada clock 5 output C & A keduanya harus berubah dari 1 ke 0.
Perubahan dapat dilakukan dengan menghubungkan clear setiap flip flop
dengan suatu gerbang.
Gerbang harus dapat membangkitkan sinyal yang diperlukan untuk clear
jika inputnya C = 1 & A = 1

4. Jika jenis clear pada flip flop adalah aktif low maka gerbang yang
digunakan adalah NAND.

5. Jika jenis clear pada flip flop adalah aktif high, maka gerbang yang
digunakan adalah NAND.

J J J
K Q K Q K Q

FT-TE USM 3 T. Digital

Bab 6. Pencacah dan Register B Destyningtias

- Pencacah Serempak
Contoh : Rancang pencacah serempak modulo-5, prosedurnya adlah sbb :

1. Diagram transisi keadaan pencacah modulo-5

000

001
100

011 010

3. Tabel keadaan rangkaian pencacah modulos 5

Keadaan sebelumnya Keadaan sekarang

Q2 ( n – 1 ) Q1 ( n – 1 ) Q0 ( n – 1 ) Q2 (n) Q1(n) Q0 (n)
0 0 0 0 0 1
0 0 1 0 1 0
0 1 0 0 1 1
0 1 1 1 0 0
1 0 0 0 0 0
1 0 1 X X X
1 1 0 X X X
1 1 1 X X X

4. Tabel Eksitasi flip flop J-K

Keadaan sebelum Keadaan sekarang Keadaan input flip flop

Q2(n-1) Q1(n-1) Q0(n-1) Q2(n) Q1`(n) Q0(n) J2 K2 J1 K1 J0 K0
0 0 0 0 0 1 0 0 0 0 1 0
0 0 1 0 1 0 0 0 1 0 0 1
0 1 0 0 1 1 0 0 0 0 1 0
0 1 1 1 0 0 1 0 0 1 0 1
1 0 0 0 0 0 0 1 0 0 0 0
1 0 1 X X X X X X X X X
1 1 0 X X X X X X X X X
1 1 1 X X X X X X X X X

FT-TE USM 4 T. Digital

Bab 6. Pencacah dan Register B Destyningtias

5. Membuat persamaan input dari flip flop J-K

C C C C
A..B 0 0 A..B 0 0
A..B 0 1 A..B 0 0
A.B X X A.B X X
A.B 0 X A.B 1 X

J2 = Q1(n-1) . Q0(n-1) K2 = Q2 ( n-1)

C C C C
A..B 0 1 A..B 0 0
A..B 0 0 A..B 0 1
A.B X X A.B X X
A.B 0 X A.B 0 X

J1 = Q1( n −1) . Q0(n-1) K1 = Q1(n-1) . Q0(n-1)

C C C C
A..B 1 0 A..B 0 1
A..B 1 0 A..B 0 1
A.B X X A.B X X
A.B 0 X A.B 0 X

J0 = Q2 ( n −1) .Q 0 ( n −1) K0 = Q0(n-1)

6. Gambar rangkaian logikanya :

SET SET SET
J Q J Q J Q
A
K CLR
Q K CLR
Q K CLR
Q

FT-TE USM 5 T. Digital

Bab 6. Pencacah dan Register B Destyningtias

2. Register.
Flip flop yang berfungsi untuk menyimpan data berbentuk biner yang
panjangnya lebih dari satu bit.

- Register parallel
Penyimpanan data dilakukan dengan cara menempatkan data yang akan
disimpan pada input parallel, dan untuk memindahkan data tersebut ke
outputnya dilakukan dengan memberikan sebuah pulsa clock.

Contoh : Register parallel 4 bit

Q Q Q Q

D3 D2 D1 D0

D3

D1

- Register Geser
Penyimpanan data dilakukan secara seri dengan memasukkan data bit demi
bit.
Dikatakan register geser karena dalam memindahkan data dari input ke outputnya,
register melakukan pergeseran bit yang ada di dalam elemen-elemennya.

FT-TE USM 6 T. Digital

Bab 6. Pencacah dan Register B Destyningtias

Contoh : Rangkaian register geser 4 bit

SET
D Q D
SET
Q D
SET
Q D
SET
Q

CLR
Q Q Q Q
CLR CLR CLR

1 0 1 1 0 0 0 0 Keadaan awal register

1 ---- 1 0 0 0 Output register pd clock 1

1 ---- 1 1 0 0 Output register pd clock 2

0 ---- 0 1 1 0 Output register pd clock 3

1 ---- 1 0 1 1 Output register pd clock 4

- IC Register
Berdasarkan cara memasukkan data ke dalam inputnya untuknya disimpan dan
cara mengeluarkan data melalui outputnya, dapat dibedakan :

- Register dengan input dan output ( PIPO )

- Register dengan input parallel dan output seri ( PISO )
- Register dengan input seri dan output seri ( SISO )
- Register dengan input seri dan output parallel ( SIPO )
Salah satu IC yang menyediakan fungsi register PIPO adalah seri 74174.
IC ini merupakan register parallel 6 bit yang dibangun menggunakan flip flop D dan
memiliki input clear jenis active low.

FT-TE USM 7 T. Digital

Bab 6. Pencacah dan Register B Destyningtias

D D D D D D

Q Q Q Q Q Q

Clock
Clear IC 74174

Latihan Soal :

1. Berapakah jumlah flip flop yang diperlukan untuk membangun pencacah

modulo 8, modulo 5 dan modulo 60 ?
2. Rancang pencacah tak serempak modulo 8 dan modulo 25 menggunakan flip
flop J-K
3. Jelaskan cara mengoperasikan IC 74164 sebagai register SIPO dalam
menyimpan data 10110110 secara seri.
4. Susun rangkaian register parallel 7 bit menggunakan flip flop D dan tunjukkan
dengan diagram waktu cara register tersebut menyimpan data 1100101.
5. Jelaskan mekanisme penyimpanan data pada soal no 4 ke dalam register geser.

TUGAS :

Buatlah rangkaian jam digital !

FT-TE USM 8 T. Digital