JK - FF

I Tujuan

1. Membuktikan sifat-sifat dan mengamati cara kerja rangkaian JK – FF yang

dibangun dengan gerbang-gerbang dasar.
2. Membuktikan sifat-sifat rangkaian JK - FF yang dibangun dengan rangkaian
terpadu ( IC ).

II Dasar Teori
Jenis lain dari flip-flop adalah JK – FF. Input-input J dan K dari JK – FF
mengontrol keadaan output FF denagan cara yang sama seperti S dan R dari RS – FF.
Kecuali bahwa pada keadaan J = K = 1 tidak menghasilkan keadaan tak menentu
melainkan keadaan yang berlawanan dengan keadaan sebelumnya bila terjadi transisi CK
yang sesuai. Keadaan seperti ini dikatakan terjadinya operasi toggle.
Seperti halnya D – FF, flip-flop ini juga mempunyai input asinkron seperti Set dan
Reset ( Clear ). JK – FF dapat dibangun dengan gate-gate logika, walaupun sebenarnya
telah ada yang terdapat dalam rangkaian terpadu (IC).
Apabila dianalisa berdasarkan operasinya, JK – FF dapat dimodifikasi sehingga
diperoleh D – FF. Selanjutnya berdasarkan uraian pada bagian sebelumnya, dapat
dikatakan bahwa JK – FF lebih baik dari RS – FF karena dalam hal ini tidak terdapat
keadaan tak menentu. Oleh karena itu JK – FF penggunaanya lebih luas dari RS – FF
dalam sistem-sistem digital. Tambahkan teorinya dari buku teknik digital.

1
III Peralatan dan Komponen
1. Catu Daya 5V : 1 buah
2. Generator Pulsa : 1 buah
3. Multimeter Analog : 1 buah
4. Multimeter Digital : 1 buah
5. Proto Board : 1 buah
7. Dioda LED : 1 buah
8. Rangkaian Terpadu (IC) 7400 : 1 buah
7408 : 1 buah
7472 : 1 buah
7476 : 1 buah
9. Kabel Penghubung : Secukupnya

IV Langkah Kerja

1. Buat rangkaian seperti Gambar 14.

2. Hidupkan Catu Daya dan generator pulsa.

3. Berikan input J, K dan kemudian pulsa CLK sesuai dengan Tabel

Pengamatan.

4. Amati keadaan output untuk setiap keadaan input dan catat hasil
pengamatan pada Tabel Pengamatan.

5. Buat rangkaain seperti Gambar 15- a

6. Berikan data input sesuai dengan tabel pengamatan.

7. Amati keadaan output untuk setiap pemberian input.

8. Buat rangkaian seperti Gambar 15-b, kemudian ulangi langkah (6) dan
(7).

2
V Diagram Rangkaian

5V

J
R Q

CLK

R
Q
K

Gambar 14

3
 5V

CLR

CLR R
J J Q

CLK CLK
R
K K Q
PR

PRS

(a)

4
 5V

CLR

CLR R
J J Q

CLK CLK
R
K K Q
PR

PR

(b)

Gambar 15

5
VI Tabel Pengamatan

Gambar 14 JK – FF

Input Output
_
J K CLK Q Q
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1

6
 Gambar 15-a IC 7472 Gambar 15-b IC 7476

Input Output Input Output

_ _
PR
PR CLR J K CLK Q Q CLR J K CLK Q Q
0 0 0 0 0 0 0 0 0 0
0 0 0 0 1 0 0 0 0 1
0 0 0 1 0 0 0 0 1 0
0 0 0 1 1 0 0 0 1 1
0 0 1 0 0 0 0 1 0 0
0 0 1 0 1 0 0 1 0 1
0 0 1 1 0 0 0 1 1 0
0 0 1 1 1 0 0 1 1 1
0 1 0 0 0 0 1 0 0 0
0 1 0 0 1 0 1 0 0 1
0 1 0 1 0 0 1 0 1 0
0 1 0 1 1 0 1 0 1 1
0 1 1 0 0 0 1 1 0 0
0 1 1 0 1 0 1 1 0 1
0 1 1 1 0 0 1 1 1 0
0 1 1 1 1 0 1 1 1 1
1 0 0 0 0 1 0 0 0 0
1 0 0 0 1 1 0 0 0 1
1 0 0 1 0 1 0 0 1 0
1 0 0 1 1 1 0 0 1 1
1 0 1 0 0 1 0 1 0 0
1 0 1 0 1 1 0 1 0 1
1 0 1 1 0 1 0 1 1 0
1 0 1 1 1 1 0 1 1 1
1 1 0 0 0 1 1 0 0 0
1 1 0 0 1 1 1 0 0 1
1 1 0 1 0 1 1 0 1 0
1 1 0 1 1 1 1 0 1 1
1 1 1 0 0 1 1 1 0 0
1 1 1 0 1 1 1 1 0 1
1 1 1 1 0 1 1 1 1 0
1 1 1 1 1 1 1 1 1 1

7
VII Tugas dan Pertanyaan

1. Adakah perbedaan hasil pengamatan dari gambar – 14 dengan gambar – 15?

Jelaskan!
2. Bagaimanakah keadaan output bila input PR = ”0”, baagaimana pula bila CLR = 1
dari gambar – 15?
3. Kapankah terjadi operasi toggle pada kedua rangkaian percobaan yang dilakukan?
4. Buatlah Diagram Waktu dari tabel hasil pengamatan?
5. Bandingkan hasil pengamatan dengan hasil teoritis!