I. Tujuan Percobaan
Adapun tujuan dari percobaan ini adalah sebagai berikut.
1. Merancang percobaan pencacah
2. Mengamati karakteristik pencacah
3. Memahami karakteristik pencacah
Flip-flop adalah rangkaian digital yang digunakan untuk menyimpan satu bit
secara semi permanen sampai ada suatu perintah untuk menghapus atau mengganti isi
dari bit yang disimpan. Prinsip dasar dari flip-flop adalah suatu komponen elektronika
dasar seperti transistor, resistor dan dioda yang di rangkai menjadi suatu gerbang
logika yang dapat bekerja secara sekuensial.[3]
JK flip-flop atau sering di tulis dengan simbol JK FF merupakan pengembangan
dari RS flip-flop. JK flip-flop digunakan sebagai komponen dasar suatu counter atau
pencacah naik (up counter) ataupun pencacah turun (down counter).
Setiap flip-flop mewakili setiap bit output hasil pencacahan. Pertama kita harus
menentukan dulu jenis pencacah yang akan kita buat. Pencacah itu sendiri dibedakan
menjadi 2 jenis, yaitu:
dari rangkaian tersebut sudah dapat dilihat bahwa masing-masing JKFF mengeluarkan
satu bit data, yang mana keseluruhan dari rangkaian ini jika dijumlahkan menjadi 4 bit
data atau akan melakukan counter/pencacahan dari 0 hingga 15 dalam bilangan
desimal. Cara kerja dari rangkaian ini adalah ketika JKFF U1 diberikan clock akan
mengeluarkan logika 1 sehingga jika diurutkan dari U4_U3_U2_U1 adalah biner
0001 (1 dalam desimal)selanjutnya keluaran JKFF D0 akan mempengaruhi masukan
JKFF D1 sehingga mengeluarkan output 1, dan keluaran JKFF D0 menjadi 0 sehingga
jika diurutkan dari U4_U3_U2_U1 adalah biner 0010 (2 dalam desimal) dan begitu
selanjutnya untuk biner 0011 (3 dalam desimal).
Dalam hal ini di karenakan Modulus 8, sehingga jika di urutkan
U4_U3_U2_U1 adalah biner 1000. Output U3_U2_U1 adalah 0, sehingga kita
membutuhkan gerbang logika NAND_3 untuk merubah input pada U4 menjadi 1
sehingga tabel kebenaran dari pencacah sinkron modulo 8 adalah
Pulsa input ke- Output
QA QB QC
0 0 0 0
1 0 0 1
2 0 1 0
3 0 1 1
4 1 0 0
5 1 0 1
6 1 1 0
7 1 1 1
8 0 0 0
QA QB QC
JA JB JC
Cl Cl Cl
Cr Cr Cr
Clock
Clear
Begitu pula tabel kebenaran dari pencacah tak sinkron modulo 8 adalah
Pulsa input ke- Output
QA QB QC
0 0 0 0
1 0 0 1
2 0 1 0
3 0 1 1
4 1 0 0
5 1 0 1
6 1 1 0
7 1 1 1
8 0 0 0
Berdasarkan tabel kebenaran baik yang didapat melalui teori maupun pratik,
hasil menunjukkan data setelah clock menunjukkan hasil yang sama..Output
rangkaian akan berubah setelah diberikan clock. Akan tetapi, clock yang diberikan
tidak mengubah tabel kebenaran dari rangkaian pencacah modulo-8 baik sinkron
maupun tak sinkron.
b. Pembahasan
Adapun kendala serta kesalahan yang dihadapi selama melakukan percoban yaitu:
1. Kemampuan praktikan kurang dalam merakit rangkaian sehingga percobaan
menjadi lama.
2. Adanya kerusakan pada papan percobaan sehingga mempengaruhi waktu
melakukan percobaan.
3. Adanya kerusakan-kerusakan pada alat percobaan seperti LED, dimana ada
LED yg rusak yang juga menyebabkan waktu untuk melakukan percobaan
menjadi terhambat.
IX. Kesimpulan
Adapun kesimpulan yang dapat diambil dari hasil percobaan adalah:
1. Telah berhasil dalam merancang rangkaian pencacah sinkron modulo-8
menggunakan IC SN 7476 dan IC SN 7400 dan rangkaian pencacah tak sinkron
modulo-8 dengan menggunakan IC SN 7476.
2. Telah memahami dan mengamati bahwa rangkaian pencacah (Counter) digital
baik sinkron maupun tak sinkron mempunyai karakteristik penting yaitu sebagai
berikut :
1. Jumlah hitungan maksimum (modulus N-counter)
2. Menghitung ke-atas atau ke-bawah (up atau down - counter)
3. Operasi asinkron atau sinkron