PERCOBAAN 5

COUNTER

A. Tujuan
1. Memahami prinsip kerja counter up/down sinkron dan asinkron.
2. Mengetahui perbedaan counter up/down sinkron dan asinkron.

B. Alat dan Bahan

1. Komputer/Laptop
2. Aplikasi Electronics Workbench

C. Dasar Teori

Pencacah atau Counter merupakan rangkain sekuensial yang dapat

melakukan cacahan. Pencacah dapat disusun dari beberapa buah FF JK atau FF
T. Ditinjau dari kerjanya, pencacah terbagi dalam dua jenis, yaitu pencacah
asinkron dan pencacah sinkron. Pada bagian ini kita akan membahas kedua jenis
pencacah tersebut. (Hidayat , Sistem Digital , (Yogyakarta :Informatika ,
Bandung 2018),209)

1. Pencacahan Asinkron (Asynchronous Counter)

Pencacahan Asinkron atau dikenal juga sebagai pencacah rak (ripple

counter) dapat dibangun beberapa FF JK. Setiap masukkan J dan K
diberikan logika ’l’ secara permanen hingga FF JK tersebut akan melakukan
“toggle” saat sinyal clock aktif tiba. Pada pencacah asinkron, setiap FF JK
bekerja secara berurut atau tidak serentak. Setiap FF JK akan dipicu oleh
keluaran FF JK sebelumnya kecuali FF JK pertama yang dipicu langsung
oleh sinyal clock. Jumlah cacahan pada pencacah bergantung pada jumlah
FF JK yang tersusun pada pencacah tersebut. Setiap FF JK akan
menampung 1 bit data. Kita dapat mengetahui jumlah cacahan maksimum
melalui persamaan 2N dengan N jumlah FF JK. (Hidayat , Sistem Digital ,
(Yogyakarta :Informatika , Bandung 2018),209)
1.1 Pencacah Asinkron Naik (Asynchronous up Counter)
Pencacah asinkron naik adalah pencacah yang melakukan cacahan naik
dimulai dari 0 hingga cacahan tertinggi sesuia FF JK . gambar 5.1
memperlihatkan contoh rangkian pencacahan naik asinkron 4 bit secara
lengkap . rangkain pencacah naik asinkron 4 bit seperti gambar dibawah dapat
melakukan cacahan senbanyak 24 yaitu 16 cahcahan . pencacahnn naik
asinkron 4 bit tersebut aka mencacahdari 0 sampai dengan 24-1 atau dalam
bilangan biner yaitu ‘0000’ samapai dengan ‘1111’. Nilai logika cacahan
tersebut akan tertampilkann pada Q3Q2Q1Q0. Q0 berada pada bit dengan
bobot nilai 1, sehingga bit ini merupakanbit terendah (least significant Bit atau
LSB). Sedangkan Q3 berada pada bit dengan bobot nilai 8 , seshingga bit ini
disebut bit tertingi (most significsnt Bit atau MSB).

Pencacah naik asinskron 4 bit diatas bekerja dengan memanfaatkan sumber

clock aktif yang masuk FF JK yang pertama.
Gambar 5.2 memperlihatkan urutan cacahan yang terjadi setiap clock aktif
tiba pada FF JK pertama. (Hidayat , Sistem Digital , (Yogyakarta :Informatika
, Bandung 2018),210)
Clok Cacahan Biner Cacahan
Ke- QD QC QB QA Desimal
0 0 0 0 0 0
1 0 0 0 1 1
2 0 0 1 0 2
3 0 0 1 1 3
4 0 1 0 0 4
5 0 1 0 1 5
6 0 1 1 0 6
7 0 1 1 1 7
 8 1 0 0 0 8
9 1 0 0 1 9
10 1 0 1 0 10
11 1 0 1 1 11
12 1 1 0 0 12
13 1 1 0 1 13
14 1 1 1 0 14
15 1 1 1 1 15

1.2 Pencacah Turun Asinkron (Asynchronous Down Counter)

Pencacah turun adalah pencacah yang melakukan cacahan secara turun

mulai dari cacahan tertinggi hingga logika cacahan 0. Secara sederhananya,
perbedaan pencacah turun dapat diperoleh dengan memanfaatkan pencacah
naik dan mengambil keluaran keluaranya.

Dibawah ini menampilkan contoh rangkain pencacahan turun 4 bit seperti

yang ditampilkan pada gambar 5.3.

Pada rangkain diatas mrnjelaskan bahwa keluaran diambil dari Q , sementara

sinyal clok FF JK kedua dan seterusnya diambil dari sebelumnya.

Prinsip kerja pencacah mundur 4 bit iini sama dengan proses yang terjadi
pada pencacah naik .perbedaannya hanya logika pada cacahannya . pada
pencacahan mundur 4 bit, kita akan melakukan pencacahan dimulali dari logima
tertingi ‘1111’ hingga ‘0000’.
 Kita dapat melihat bahwa pencacahan dilakukan secara mundur dimulai dari
‘1111’ hinga ‘0000’. (Hidayat , Sistem Digital , (Yogyakarta :Informatika ,
Bandung 2018),214)
Clok Cacahan Biner Cacahan
Ke- QD QC QB QA Desimal
0 1 1 1 1 15
1 1 1 1 0 14
2 1 1 0 1 13
3 1 1 0 0 12
4 1 0 1 1 11
5 1 0 1 0 10
6 1 0 0 1 9
7 1 0 0 0 8
8 0 1 1 1 7
9 0 1 1 0 6
10 0 1 0 1 5
11 0 1 0 0 4
12 0 0 1 1 3
13 0 0 1 0 2
14 0 0 0 1 1
15 0 0 0 0 0

2. Pencacahan Sinkron (Synchronous Counter)

Pencacah sinkron atau paralel adalah rangkaian pencacah yang melakukan
cacahan secara serentak atau simultan. Hal ini dikarenakan semua FF dipicu oleh
satu sumber clock yang sama. Namun, pada pencacah sinkron dibutuhkan
beberapa penambahan rangkaian logika untuk mengontrol kerja masing masing
FF, secara lebih lengkap kita akan menbahas rangkian pencacah sinkron ini pada
bagian bawah ini: (Hidayat , Sistem Digital , (Yogyakarta :Informatika ,
Bandung 2018),222)
2.1 Pencacah Naik sinkron (Synchronous Up Counter)
Pencacah naik sinkron adalahpencacah yang melakukan cacahan secara
naik , yaitu dari 0 menuju cacahana tinggi. Gambar 5.,, contoh pencacah naik
sinkron yang dibangun dari 4 buah FF JK.

Pada gambar diatas dapat dilihat bahwa semua FF dipicu atau digerakan
oleh sebuah sinyal CLK. Semua FF akan bekerja saat sinyal CLK pada transisi
negatif . masukan J dan K FFpertama yang diberikan logika ‘1’ secara permanen,
sementara maukan J dan K FF berikutnya ditentukan oleh kombinasi keluaran
FF sebelumnya. (Hidayat , Sistem Digital , (Yogyakarta :Informatika , Bandung
2018),222)

2.2 Pencacah Turun sinkron (Synchronous Down Counter)

Pencacahan turun sinkron adalah pencahan sinkron yang melakukan
cacahan secara turun , yaitu dari cacahan tertinggi menuju 0. Contoh pada
rangkain turun sinkron 4 bit yang dibangun dari 4 buah FF JK ditampilkan
dibawah ini.

Pada gambar diats dapat dilihat bahwa FF pertama akan toogle setipa kali
pulsa clock bberubah, sementara FF kedua akan toogle jika keluaran Q pada FF
pertama berlogika ‘1’, FF ketiga akan toogle jika kwluaran Q pada FF pertama
dan kedua berlogika ‘1’, sedangkan FF kempat akan toogle jika keluaran Q pada
FF pertama , FF kedua dan FF ketiga berlogika ‘1.’
3. Pencacahan naik/Turun sinkron (Synchronous Up/Down
Counter).

Urangkian untuk rangkaian diatas, yaitu rangkian naik dan pencacah turun
singkron dapat digabungkan menjadi pencacah sinkron yang dapat digunakan
sebagai pencacah naik ataupun pencacah turun dengan menambahkan beberapa
gerbang logika dan satu sinyal masukan sebagai pengendali untgukn
menentukan kapan rangkain pencacah bekerja sebagai pencacah naik atau
bekerja sebagai pencacah turun. Ganbar 5… menampilkan contoh pencacah
naik/turun sinkron sebanyak 3 bit . sinyal UP/DOWN digunakan untuk
menentukan apakah pencacah naik atau pencacah turun . pada saat sinyal
masukan UP/DOWN berlogika ‘1’ maka penncacah akan naik. Sebaliknya
ketika masukan UP/DOWN berlogika ‘0’ maka penncacah akan turun.
(Hidayat , Sistem Digital , (Yogyakarta :Informatika , Bandung 2018),224)
D. Langkah Percobaan
1. Counter Sinkron m=10
 Bukalah aplikasi Electronics Workbench
 Pada menu, pilihlah option digital kemudian drag JK Flip Flop
dengan Active High Asinkron.

 Drag-lah ke workspace sebanyak 4 buah untuk membuat counter 4-

bit.

 Pada pilihlah Sources pada menu dan drag Gnd, Vcc, dan Clock.

 Pilihlah Red Probe dan Decode Seven Segment Display pada menu
Indicator dan drag ke workspace.

 Pilihlah gerbang Gate AND pada menu Logic Gate dan drag ke
workspace
 Setelah semua terpilih, kemudiamn susunlah rangkaian menjadi
sebagai berikut.

 Klik 2x pada clock dang anti frekuensinya dari 1000Hz menjadi

1Hz.

 Kemudian hubungkan clock ke semua inputan J dan K di masing-

masing inputan clock pada JK Flip Flop.

 Kemudian hubungkan Vcc ke masing-masing inputan J dan K pada

JK Flip Flop pertama. Kemudian untuk output dari JK Flip Flop
masing-masing rangkailah seperti pada rangkaian berikut.
 Terakhir hubungkan output Flip Flop 1 ke Q0, output Flip Flop 2 ke
Q1, output Flip Flop 3 ke Q2, dan output Flip Flop 4 ke Q3.
Hubungkan juga Decoder Seven Segment Display sesuai dengan
gambar untuk melihat nilai hexadecimal dari output yang dihasilkan.

 Sambungkan Decoded Seven Segment ke masing-masing Red Probe

dan amati yang terjadi, dan catatlah data hasil yang muncul pada Red
Probe. Nyala menandakan logika 1 dan mati menandakan logika 0.
2. Counter Sinkron 2-bit
 Bukalah aplikasi Electronics Workbench
 Pada menu, pilihlah option digital kemudian drag JK Flip Flop
dengan Active High Asinkron.

 Drag-lah ke workspace sebanyak 2 buah untuk membuat counter 2-

bit.

 Pada pilihlah Sources pada menu dan drag Gnd, Vcc, dan Clock.

 Pilihlah Red Probe dan Decode Seven Segment Display pada menu
Indicator dan drag ke workspace.

 Setelah semua terpilih, kemudian susunlah rangkaian menjadi

sebagai berikut.
 Klik 2x pada clock dan ganti frekuensinya dari 1000Hz menjadi
1Hz.

 Hubungkan Vcc ke inputan J dan K pada JK FF 1. Dan output pada

JK FF1 (Q) dihubungkan dengan inputan J dan K pada JK FF2
seperti pada gambar dibawah ini.

 Hubungkan clock ke masing-masing inputan clock pada JK FF1 dan

JK FF2.
 Hubungkan ouput JK FF1 ke Q0 dan JK FF2 ke Q1

 Terakhir hubungkan decoded seven segment ke masing-masing red

probe seperti pada gambar dibawah ini.

 Amati yang terjadi dan catatlah data hasil yang kalian dapatkan.
3. Counter Up/Down Asinkron ( 2-bit )
 Bukalah aplikasi Electronics Workbench
 Pada menu, pilihlah option digital kemudian drag JK Flip Flop
dengan Active High Asinkron.

 Drag-lah ke workspace sebanyak 2 buah untuk membuat counter 2-

bit.

 Pada pilihlah Sources pada menu dan drag Gnd, Vcc, dan Clock.

 Pilihlah Red Probe dan Decode Seven Segment Display pada menu
Indicator dan drag ke workspace.

 Pilihlah NAND GATE dan NOT GATE pada menu Logic Gate dan
drag ke workspace.
 Pilihlah Switch pada menu Basic dan drag ke workspace

 Setelah semua terpilih, kemudian susunlah rangkaian menjadi

sebagai berikut.

 Klik 2x pada clock dang anti frekuensinya dari 1000Hz menjadi

1Hz.

 Hubungkan Vcc ke inputan J dan K pada JK FF 1 dan JK FF2 seperti

gambar di bawah ini.
 Untuk clock, switch, dan logic gate di hubungkan seperti gambar
berikut.

 Hubungkan output JK FF1 dengan Q0 dan JK FF2 dengan Q1.

 Terakhir hubungkan decoded seven segment ke masing-masing red

probe seperti pada gambar dibawah ini.
 Amati yang terjadi dan catatlah data hasil yang kalian dapatkan.
 E. DATA HASIL
E.1. Counter Sinkron m=10

Tabel counter sinkron m=10

BINER DESIMAL HEXADESIMAL

0000 0

0001 1

0010 2

0011 3

0100 4

0101 5

0110 6
 0111 7

1000 8

1001 9

Timing Diagram
 E.2. Counter Sinkron 2-bit

Tabel counter sinkron 2-bit

BINER DESIMAL HEXADESIMAL

00 0

01 1

10 2

11 3

Timing Diagram
 E.3. Counter Up/Down Asinkron
E.3.1 Counter Up Asinkron

Tabel Counter Up Asinkron

BINER DESIMAL HEXADESIMAL

00 0

01 1

10 2

11 3

Timing Diagram
E.3.1 Counter Down Asinkron
Tabel Counter Down Asinkron

BINER DESIMAL HEXADESIMAL

11 3

10 2

01 1

00 0

Timing Diagram
 F. ANALISA DATA
F1. Counter Sinkron m=10
 Analisa Rangkaian
(Gambar Rangkaian)

(Gambar Rangkaian Counter Sinkron m=10)

Analisa Rangkaian:

Rangkaian diatas adalah rangkaian Counter Sinkron m=10 yang menggunakan 4

buah flip flop yang digunakan untuk menjalankan rangkaian, 3 buah gerbang AND
dan red probe yang digunakan untuk mengetahui output dari rangkaian, kemudian
ada juga decoder 7-segmen yang digunakan untuk menampilkan nilai Hexadesimal.
Rangkaian diatas bekerja pertama pada clock yang berjalan menuju semua JK FF
kemudian inputan masuk menuju JK FF 1, menghasilkan output Q1 bersama
dengan gerbang AND menjadi inputan pada JK FF 2 dan kemudian JK FF 2
bersama dengan gerbang AND 2 menghasilkan output Q2 dimana hassil output
tersebut menjadi inputan pada JK FF 3 menghasilkan output Q3 kemudian hasil
output tersebut bersama dengan gerbang AND3 dan JK FF 1 menjadi input pada JK
FF 4 dan menghasilkan output Q4. Semua hasil output dihubungkan ke 7 segmen
decoder untuk menampilkan hasil Hexadesimal.
 Analisa Tabel

BINER DESIMAL HEXADESIMAL

0000 0

0001 1

0010 2

0011 3

0100 4

0101 5

0110 6

0111 7
 1000 8

1001 9

Analisa Tabel
- Pada baris ke-1 semua nilai biner bernilai 0000 maka menghasilkan nilai
decimal 0 dan tampilan Hexadesimal 0.
- Pada baris ke-2 semua nilai biner bernilai 0001 maka menghasilkan nilai
decimal 1 dan tampilan Hexadesimal 1.
- Pada baris ke-3 semua nilai biner bernilai 0010 maka menghasilkan nilai
decimal 2 dan tampilan Hexadesimal 1.
- Pada baris ke-4 semua nilai biner bernilai 0011 maka menghasilkan nilai
decimal 3 dan tampilan Hexadesimal 3.
- Pada baris ke-5 semua nilai biner bernilai 0100 maka menghasilkan nilai
decimal 4 dan tampilan Hexadesimal 4.
- Pada baris ke-6 semua nilai biner bernilai 0101 maka menghasilkan nilai
decimal 5 dan tampilan Hexadesimal 5.
- Pada baris ke-7 semua nilai biner bernilai 0110 maka menghasilkan nilai
decimal 6 dan tampilan Hexadesimal 6.
- Pada baris ke-8 semua nilai biner bernilai 0111 maka menghasilkan nilai
decimal 7 dan tampilan Hexadesimal 7.
- Pada baris ke-9 semua nilai biner bernilai 1000 maka menghasilkan nilai
decimal 8 dan tampilan Hexadesimal 8.
- Pada baris ke-10 semua nilai biner bernilai 1001 maka menghasilkan nilai
decimal 9 dan tampilan Hexadesimal 9.
 Analisa Timing Diagram

(Gambar Timing Diagram Sinkton m=10)

Analisa

Pada gambar Timing Diagram diatas nilai clock adalah konstan dimana nilai
clock akan tetap berdetak dengan logika 0 dan 1 sampai akhir. Pada output
Q1,Q2,Q3,Q4 akan selalu berubah seiring dengan berdetaknya clock. Pada
awal saat clock berlogika 0 maka semua output akan berlogika 0 tetapi jika
clock mulai berdetak maka output akan berubah sesuai dengan berdetaknya
clock dan menghasilkan bilangan biner yang kemudian bilangan biner itu di
konversi kedalam bentuk decimal.
 F2. Counter Sinkron 2-bit
 Analisa Rangkaian

(Gambar Rangakain Counter Sinkron 2-Bit)

Analisa Rangkaian

Rangkaian diatas adalah rangkaian Counter Sinkron 2-Bit olek karena itu JK FF
yang digunakan juga berjumlah 2. Rangkaian mulai berjalan ketika Vcc yang
memberikan inputan pada JK FF 1 dan menghasilkan output,kemudian output
tersebut menjadi inputan pada JK FF 2, dan juga clock akan terhubung dengan JK
FF dan memberikan detak pada rangkaian sehingga menghasilkan output yang
saling bergantian untuk menampilkan bilangan biner yang bergeser mulai dari
00,01,10,11 dan kemudian dari red probe yang menampilkan bilangn biner
dihubungkan ke decoder 7-segmen untuk menampilkan bilangan Hexadesimal.

 Analisa Tabel

BINER DESIMAL HEXADESIMAL

 00 0

01 1

10 2

11 3

Analisa Tabel
- Pada baris ke-1 semua nilai biner bernilai 0000 maka menghasilkan nilai
decimal 0 dan tampilan Hexadesimal 0.
- Pada baris ke-2 semua nilai biner bernilai 0001 maka menghasilkan nilai
decimal 1 dan tampilan Hexadesimal 1.
- Pada baris ke-3 semua nilai biner bernilai 0010 maka menghasilkan nilai
decimal 2 dan tampilan Hexadesimal 1.
- Pada baris ke-4 semua nilai biner bernilai 0011 maka menghasilkan nilai
decimal 3 dan tampilan Hexadesimal 3.

 Analisa Timing Diagram

(Gambar Timing Diagram Counter Sinkron 2-Bit)
Analisa:
Pada gambar Timing Diagram diatas nilai clock adalah konstan dimana nilai
clock akan tetap berdetak dengan logika 0 dan 1 sampai akhir. Pada output
Q1,Q2,Q3,Q4 akan selalu berubah seiring dengan berdetaknya clock. Pada awal
saat clock berlogika 0 maka semua output akan berlogika 0 tetapi jika clock mulai
berdetak maka output akan berubah sesuai dengan berdetaknya clock dan
menghasilkan bilangan biner yang kemudian bilangan biner itu di konversi kedalam
bentuk decimal.
 F3. Counter Up/Down Asinkron 2-bit
 Analisa Rangkaian

(Gambar Rangkaian)

Analisa Rangkaian

Counter Up Asinkron
 Analisa Tabel
Biner Desimal Hexadesimal
- - -
- - -
- - -
- - -

Analisa Tabel

 Analisa Timing Diagram

(Gambar Timing Diagram)

Analisa

Counter Down Asinkron

 Analisa Tabel
Biner Desimal Hexadesimal
- - -
- - -
- - -
- - -

Analisa Tabel

 Analisa Timing Diagram

(Gambar Timing Diagram)

Analisa