Counter Asinkron

Lab : Digital

Praktek : Rangkaian Digital 2

Tanggal Praktikum : 27 September 2018 & 4 Oktober 2018
Tanggal pengumpulan laporan : 18 Oktober 2018
Kelas : 2A2-D3 TTE
Nama/NIM : Mohamad Rifki A / 171331023

Instruktur : - Mina Naidah Gani S.T.

- Rifa

Program Studi Teknik Telekomunkasi

Jurusan Teknik Elektro
Politeknik Negeri Bandung
2017/2018
 I. Judul : Counter Asinkron
II. Tujuan :
 Mahasiswa mampu membuat membuat rangkaian up dan down counter 2-bit
menggunakan D-FF dan JK-FF
 Mahasiswa mampu membuat membuat rangkaian Up counter 4-bit menggunakan JK-
FF
 Mahasiswa mampu membuat membuat rangkaian BCD Up counter 4-bit menggunakan
JK-FF
 Mahasiswa mampu membuat membuat table kebenaran dari rangkaian Counter
Asinkron baik Up Counter D-FF maupun Up Counter JK-FF
 Mahasiswa mampu membuat time diagram dari rangkaian Counter Asinkron baik Up
Counter D-FF maupun Up Counter JK-FF
III. Teori Pendahuluan :
Flip-flop adalah suatu rangkaian elektronika yang memiliki dua kondisi stabil dan
dapat digunakan untuk menyimpan informasi. Flip Flop merupakan pengaplikasian gerbang
logika yang bersifat Multivibrator Bistabil. Dikatakan Multibrator Bistabil karena kedua
tingkat tegangan keluaran pada Multivibrator tersebut adalah stabil dan hanya akan mengubah
situasi tingkat tegangan keluarannya saat dipicu (trigger). Flip-flop mempunyai dua Output
(Keluaran) yang salah satu outputnya merupakan komplemen Output yang lain.Macam Macam
Flip flop:
1. S-R Flip-flop
S-R adalah singkatan dari “Set” dan “Reset”. Sesuai dengan namanya, S-R Flip-flop ini
terdiri dari dua masukan (INPUT) yaitu S dan R. S-R Flip-flop ini juga terdapat dua
Keluaran (OUTPUT) yaitu Q dan Q’. Rangkaian S-R Flip-flop ini umumnya terbuat dari 2
gerbang logika NOR ataupun 2 gerbang logika NAND. Ada juga S-R Flip-flop yang terbuat
dari gabungan 2 gerbang Logika NOR dan NAND.
2. J-K Flip Flop
J-K Flip-flop juga merupakan pengembangan dari S-R Flip-flop dan paling banyak
digunakan. J-K Flip-flop memiliki 3 terminal Input J, K dan CL (Clock).
3. D Flip-flop
D Flip-flop pada dasarnya merupakan modifikasi dari S-R Flip-flip yaitu dengan
menambahkan gerbang logika NOT (Inverter) dari Input S ke Input R. Berbeda dengan S-
R Flip-flop, D Flip-flop hanya mempunyai satu Input yaitu Input atau Masukan D.

Pencacah asinkron yaitu pencacah yang disebut juga ripple trough counter atau serial
counter karena masing – masing flip flop yang digunakan akan berguling (berubah kondisi dari
0 ke 1) atau sebaliknya. Secara berurutan atau langkah demi langkah hal ini disebabkan karena
hanya flip flop yang paling ujung saja yang dikendalikan oleh sinyal clock. Sedangkan sinyal
untuk flip flop yang lainya diambil dari masing – masing flip flop sebelumnya.
Rangkaian asinkron counter terbagi 3, yaitu:
1. Counter up asinkron
2. Counter down asinkron
 3. Counter up/down asinkron

IV. Alat dan Komponen yang digunakan :

1. Power supply 5V DC
2. Resistor 330Ω
3. Kapasitor 470 µF
4. Kabel Penghubung Secukupnya
5. Jumper
6. Potensiometer 5kΩ
7. LED
8. Protoboard
9. IC :
 7400 (NAND Gate )
 7413 (NAND Gate 4 Input Schmitt Trigger)
 7474 (D-FF)
 7476 (JK-FF)
 7420 (NAND 4 Input)

V. Langkah Percobaan :

1. Implementasikan rangkaian Clock f=1 Hz dibawah ini pada protobard

470µF

2. Implementasikan rangkaian Up dan Down Counter D-FF dibawah ini pada

protobard
a. Up Counter
 b. Down Counter

3.Implementasikan rangkaian Up dan Down Counter JK-FF dibawah ini pada

protobard
a. Up Counter

b. Down Counter
 4. Implementasikan rangkaian Up Counter JK-FF 4 Bit dibawah ini pada protobard

5. Implementasikan rangkaian BCD Up Counter JK-FF 4 bit dibawah ini pada

protoboard untuk menampilkan angka dari 1-9

VI. Data Hasil Pengamatan

1. Up Counter D-FF 2 Bit
Ck Q2 Q1
1
0 0
0
1
0 1
0
 1
1 0
0
1
1 1
0
Time Diagram

2. Down Counter D-FF 2 Bit

Ck Q2 Q1
1
1 1
0
1
1 0
0
1
0 1
0
1
0 0
0
3. Up Counter JK-FF 2 Bit
Ck Q2 Q1
0
0 0
1
0
0 1
1
0
1 0
1
0
1 1
1
4. Down Counter JK-FF 2 Bit
Ck Q2 Q1
0
1 1
1
0
1 0
1
0
0 1
1
0
0 0
1
5. Up Counter JK-FF 4 Bit
QD QC QB QA Dec.
0 0 0 0 0
0 0 0 1 1
0 0 1 0 2
0 0 1 1 3
0 1 0 0 4
0 1 0 1 5
0 1 1 0 6
0 1 1 1 7
1 0 0 0 8
1 0 0 1 9
1 0 1 0 10
1 0 1 1 11
1 1 0 0 12
1 1 0 1 13
1 1 1 0 14
1 1 1 1 15
6. BCD Up Counter JK-FF
QD QC QB QA Dec.
0 0 0 0 0
0 0 0 1 1
0 0 1 0 2
0 0 1 1 3
0 1 0 0 4
0 1 0 1 5
0 1 1 0 6
0 1 1 1 7
1 0 0 0 8
1 0 0 1 9
VII. Analisa Hasil Pengamatan
Pada percobaan D-FF Up Counter 2 bit menggunakan IC 7474, menggunakan 2
gerbang untuk menghasilkan keluaran modulo 4. Clock diperoleh dari rangkaian clock
yang sudah dibuat untuk di inputkan pada bit pertama. Sedangkan bit kedua diperoleh
dari output Q’ yang diperoleh dari bit pertama, sedangkan untuk Down counter D-FF
dihasilkan dari output Q dari bit pertama, yang membedakan dengan JK-FF adalah
untuk rangkaian up counter, clock diambil dari output Q dari bit sebelumnya sedangkan
untuk down counter di ambil dari Q’ dari bit sebelumnya. D-FF bekerja pada aktif high
sedangkan JK-FF bekerja pada aktif low,sehingga keduanya tidak dapat disatukan
untuk membuat rangkaian up atau down counter lebih dari 1 bit,karena keduanya
bekerja pada waktu yang berbeda. Pada percobaan JK-FF Up counter 4 bit, diperlukan
4 gerbang JK-FF untuk menghasilkan keluaran modulo 16. Dengan clock pada bit
pertama diambil dari clock pusat sedangkan untuk clock berikutnya diambil dari output
Q bit sebelumnya.untuk percobaan BCD Up Counter JK-FF untuk menampilkan angka
0-9 rangkaian di desain sedemikian rupa untuk menghasilkan angka tersebut. Untuk
menghasilkan angka tersebut maka ketika 10 (1010) perlu di reset untuk menjadi angka
0 (0000),untuk itu diperlukan gerbang NAND(7400) untuk menghasilkan keluaran 0
dan input QA dan QC perlu di bar kan,untuk menghasilkan (1111) sehingga keluaran
dari gerbang NAND diperoleh angka 0 untuk kemudian di inputkan ke clear masing
masing gerbang/bit.

VIII. Kesimpulan
Dari praktikum yang telah dilakukan dapat disimpulkan bahwa dari D-Flip Flop
dan JK-Flip Flop kita bisa membuat Counter, baik Up counter maupun Down Counter.
D-Flip Flop Up Counter menggunakan Q’ untuk dijadikan clock ke bit selanjutnya,dan
Down counter menggunakan Q untuk dijadikan clock ke bit selanjutnya,sedangkan JK-
Flip Flop sebaliknya. Output yang dihasilkan membentuk angka berdasarkan jumlah bit
yang digunakan, jika 2 bit maka akan menampilkan 0-3, dan jika 4 bit maka akan
menampilkan 0-15. Ouput QA disini sebagai LSB sedangkan untuk MSB nya
tergantung dari jumlah bit yang digunakan,jika 4 bit maka QD sebagai MSB. Clock dari
rangkaian Counter Asynchron diperoleh dari Q bit sebelumnya, Sehingga Clock dari
rangkaian ini sangat bergantung pada setiap bit, sehingga memungkinkan untuk terjadi
glitch pada output.