PRAKTIK COUNTER ASINKRON

Mata Kuliah Praktik Digital

Dosen pengampu: Bekti Wulandari, S.Pd.T., M.Pd.

Dibuat oleh:
CHESNA GANNDRA P.W 23051130031

Teknologi Informasi
Pendidikan Teknik Elektronika dan Informatika FT UNY
2023
I. RANGKAIAN
Counter Asinkron Modulo-4 dengan D Flip-Flop

(Gambar 1a)

Counter Asinkron Modulo-4 dengan JK Flip-Flop

(Gambar 1b)
Counter Asinkron Modulo-8 dengan D Flip-Flop

(Gambar 2a)

Counter Asinkron Modulo-8 dengan JK Flip-Flop

(Gambar 2b)
Counter Asinkron Modulo-16 dengan D Flip-Flop

(Gambar 3a)

Counter Asinkron Modulo-16 dengan JK Flip-Flop

(Gambar 3b)
II. TABEL KEBENARAN
Present State dan Next State

Present
Next State
State
Q1 Q0 Clock = 0 Clock = 1
0 0 0 0 0 1
0 1 0 1 1 0
1 0 1 0 1 1
1 1 1 1 0 0

Tabel Percobaan 1 Tabel Percobaan 3

Pulsa Output Pulsa OUTPUT

Clock ke Q1 Q0 Clock ke Q3 Q2 Q1 Q0
0 0 0 0 0 0 0 0
1 0 1 1 0 0 0 1
2 1 0 2 0 0 1 0
3 1 1 3 0 0 1 1
4 0 1 0 0
Tabel Percobaan 2
5 0 1 0 1
6 0 1 1 0
Pulsa OUTPUT
7 0 1 1 1
Clock ke Q2 Q1 Q0
8 1 0 0 0
0 0 0 0
9 1 0 0 1
1 0 0 1
10 1 0 1 0
2 0 1 0
11 1 0 1 1
3 0 1 1
12 1 1 0 0
4 1 0 0
13 1 1 0 1
5 1 0 1
14 1 1 1 0
6 1 1 0
15 1 1 1 1
7 1 1 1
III. PERTANYAAN DAN JAWABAN
1. Berdasarkan hasil percobaan pada tabel, jelaskan cara kerja dari rangkaian gambar 1
Jawab:
Rangkaian pada Gambar 1 adalah sebuah counter asinkron modulo-4 dengan D flip-
flop dan JK flip-flop bekerja dengan cara mengubah output dari flip-flop sebelumnya
menjadi input clock untuk flip-flop berikutnya. Pada saat clock = 0, output dari flip-
flop sebelumnya akan tetap. Pada saat clock = 1, output dari flip-flop sebelumnya akan
berubah menjadi input clock untuk flip-flop berikutnya.
Cara kerja rangkaian Gambar 1 (Counter Asinkron Modulo-4):
 Menggunakan 2 buah D Flip-Flop
 Setiap kali clock naik, output Q1 dan Q0 akan berganti state sesuai tabel kebenaran
 Urutan perubahan state: 00, 01, 11, 10, 00, 01, ...
 Setiap 4 pulsa clock, state kembali ke 00 (modulo-4)

2. Berdasarkan hasil percobaan pada tabel, jelaskan cara kerja dari rangkaian gambar 2
Jawab:
Rangkaian pada Gambar 2 adalah sebuah counter asinkron modulo-8 dengan D flip-
flop dan JK flip-flop sama dengan cara kerja rangkaian counter asinkron modulo-4.
Perbedaannya adalah pada rangkaian counter asinkron modulo-8 terdapat 3 buah flip-
flop, sehingga dapat menghasilkan 8 buah output.
Cara kerja rangkaian Gambar 2 (Counter Asinkron Modulo-8):
 Menggunakan 3 buah D Flip-Flop
 Memiliki 8 kemungkinan state: 000, 001, 010, 011, 100, 101, 110, 111
 Setiap 8 pulsa clock, state kembali ke 000 (modulo-8)

3. Berdasarkan hasil percobaan pada tabel, jelaskan cara kerja dari rangkaian gambar 3
Jawab:
Rangkaian pada Gambar 3 adalah sebuah counter asinkron modulo-16 dengan D flip-
flop dan JK flip-flop sama dengan cara kerja rangkaian counter asinkron modulo-4 dan
modulo-8. Perbedaannya adalah pada rangkaian counter asinkron modulo-16 terdapat
4 buah flip-flop, sehingga dapat menghasilkan 16 buah output.
Cara kerja rangkaian Gambar 3 (Counter Asinkron Modulo-16):
 Menggunakan 4 buah D Flip-Flop
 Memiliki 16 kemungkinan state: 0000, 0001, 0010, 0011, ... , 1110, 1111
 Setiap 16 pulsa clock, state kembali ke 0000 (modulo-16)
4. Rangkaian percobaan diatas merupakan counter dengan cacahan naik (Up-Counter),
rancanglah counter dengan cacahan mundur (Down Counter)
Jawab:
Rangkain Counter Asinkron Down Counter Modulo-4 dengan JK Flip-Flop

Rangkain Counter Asinkron Down Counter Modulo-4 dengan D Flip-Flop

Rangkain Counter Asinkron Down Counter Modulo-8 dengan JK Flip-Flop

Rangkain Counter Asinkron Down Counter Modulo-8 dengan D Flip-Flop

 PRAKTIK COUNTER SINKRON
Mata Kuliah Praktik Digital
Dosen pengampu: Bekti Wulandari, S.Pd.T., M.Pd.

Dibuat oleh:
CHESNA GANNDRA P.W 23051130031

Teknologi Informasi
Pendidikan Teknik Elektronika dan Informatika FT UNY
2023
I. RANGKAIAN
Rangkaian Up Counter dari Sinkron Counter Modulo 4 dengan JK Flip Flop

Rangkaian Down Counter dari Sinkron Counter Modulo 4 dengan JK Flip Flop
Rangkaian Up Counter dari Sinkron Counter Modulo 8 dengan JK Flip Flop

Rangkaian Up Counter dari Sinkron Counter Modulo 16 dengan JK Flip Flop

II. TABEL KEBENARAN

Tabel Modulo 4

Present State Output

Q2 Q1 J2 K2 J1 K1
0 0 0 X 1 X
0 1 1 X X 1
1 0 X 0 1 X
1 1 X 1 X 1

Tabel Modulo 8

Present State Output

Q3 Q2 Q1 J3 K3 J2 K2 J1 K1
0 0 0 0 X 0 X 1 X
0 0 1 0 X 1 X X 1
0 1 0 0 X X 0 1 X
0 1 1 1 X X 1 X 1
1 0 0 X 0 0 X 1 X
1 0 1 X 0 1 X X 1
1 1 0 X 0 X 0 1 X
1 1 1 X 1 X 1 X 1

Tabel Modulo 16

Present State Output

Q4 Q3 Q2 Q1 J4 K4 J3 K3 J2 K2 J1 K1
0 0 0 0 0 X 0 X 0 X 1 X
0 0 0 1 0 X 0 X 1 X X 1
0 0 1 0 0 X 0 X X 0 1 X
0 0 1 1 0 X 1 X X 1 X 1
0 1 0 0 0 X X 0 0 X 1 X
0 1 0 1 0 X X 0 1 X X 1
0 1 1 0 0 X X 0 X 0 1 X
0 1 1 1 1 X X 1 X 1 X 1
1 0 0 0 X 0 0 X 0 X 1 X
1 0 0 1 X 0 0 X 1 X X 1
1 0 1 0 X 0 0 X X 0 1 X
1 0 1 1 X 0 1 X X 1 X 1
1 1 0 0 X 0 X 0 0 X 1 X
1 1 0 1 X 0 X 0 1 X X 1
1 1 1 0 X 0 X 0 X 0 1 X
1 1 1 1 X 1 X 1 X 1 X 1
III. TABEL K-Map/Metode Minimalisasi

Tabel Modulo 4

J1 K1
Q1 Q1
Q2 0 1 Q2 0 1
0 1 X 0 X 1
1 1 X 1 X 1
J1 = 1 KA = 1

J2 K2
Q1 Q1
Q2 0 1 Q2 0 1
0 0 1 0 X X
1 X X 1 0 1
J2 = Q1 K2 = Q1

Tabel Modulo 8

J1 K1
Q2 Q1 Q2 Q1
Q3 00 01 11 10 Q3 00 01 11 10
0 1 X X 1 0 X 1 1 X
1 1 X X 1 1 X 1 1 X
J1 = 1 K1 = 1

J2 K2
Q2 Q1 Q2 Q1
Q3 00 01 11 10 Q3 00 01 11 10
0 0 1 X X 0 X X 1 0
1 0 1 X X 1 X X 1 0
J2 = Q1 K2 = Q1

J3 K3
Q2 Q1 Q2 Q1
Q3 00 01 11 10 Q3 00 01 11 10
0 0 0 1 0 0 X X X X
1 X X X X 1 0 0 1 0
J3 = Q2Q1 K3 = Q2Q1
Tabel Modulo 16

J1 K1
Q2 Q1 Q2 Q1
Q4Q3 00 01 11 10 Q4Q3 00 01 11 10
00 1 X X 1 00 X 1 1 X
01 1 X X 1 01 X 1 1 X
11 1 X X 1 11 X 1 1 X
10 1 X X 1 10 X 1 1 X
J1 = 1 K1 = 1

J2 K2
Q2 Q1 Q2 Q1
Q4Q3 00 01 11 10 Q4Q3 00 01 11 10
00 0 1 X X 00 X X 1 0
01 0 1 X X 01 X X 1 0
11 0 1 X X 11 X X 1 0
10 0 1 X X 10 X X 1 0
J2 = Q1 K2 = Q1

J3 K3
Q2 Q1 Q2 Q1
Q4Q3 00 01 11 10 Q4Q3 00 01 11 10
00 0 0 1 0 00 X X X X
01 X X X X 01 0 0 1 0
11 0 0 1 0 11 X X X X
10 X X X X 10 0 0 1 0
J3 = Q2Q1 K3 = Q2Q1

J4 K4
Q2 Q1 Q2 Q1
Q4Q3 00 01 11 10 Q4Q3 00 01 11 10
00 0 0 0 0 00 X X X X
01 0 0 1 0 01 X X X X
11 X X X X 11 0 0 0 0
10 X X X X 10 0 0 1 0
J4 = Q3Q2Q1 K4 = Q3Q2Q1
IV. LANGKAH KERJA
UP COUNTER modulo-4 dari rangkaian sinkron
a. Tentukan:
[n merupakan jumlah FF yang dipakai]
1) jumlah FF (n) dengan formula → 2n-1 < modulo ≤ 2n !
2n-1 < 4 ≤ 2n → n = 2, sehingga ada 2 flip-flop
2) nilai bilangan tertinggi: 2n -1 = 22 -1 = 3
3) jumlah variasi: 2n = 22 = 4, 00; 01; 10; 11

b. Buatlah tabel transisi sesuai dengan kode bilangan dan jumlah FF nya (up counter modulo 4)
Tabel Transisi Up Counter Modulo 4

Present State Next State JK FF

Q2 Q1 Q2’ Q1’ J2 K2 J1 K1
0 0 0 0 0 1 0 X 1 X
1 0 1 1 1 0 1 X X 1
2 1 0 2 1 1 X 0 1 X
3 1 1 3 0 0 X 1 X 1

c. Menentukan formula masukkan masing masing flip-flop dengan menggunakan metode

minimalisasi

J1 K1
Q1 Q1
Q2 0 1 Q2 0 1
0 1 X 0 X 1
1 1 X 1 X 1
J1 = 1 KA = 1

J2 K2
Q1 Q1
Q2 0 1 Q2 0 1
0 0 1 0 X X
1 X X 1 0 1
J2 = Q1 K2 = Q1
d. Mengimplementasikan ke dalam rangkaian
Rangkaian Up Counter dari Sinkron Counter Modulo 4 dengan JK Flip Flop

e. Buatlah tabel kebenaran!

Tabel Kebenaran Modulo 4

Present State Output

Q2 Q1 J2 K2 J1 K1
0 0 0 X 1 X
0 1 1 X X 1
1 0 X 0 1 X
1 1 X 1 X 1

f. Buatlah rangkaian yang sudah disusun menjadi rangkaian down counter modulo 4! Jelaskan!
Rangkaian Down Counter dari Sinkron Counter Modulo 4 dengan JK Flip Flop
 Untuk membuat down counter modulo 4, yang perlu dilakukan adalah menghubungkan output
Q' dari flip-flop Q0 ke input J dari flip-flop Q1. Hal ini akan menyebabkan flip-flop Q1 akan
berubah keadaan menjadi Q = 1 pada saat output Q' dari flip-flop Q0 berubah menjadi 1.
Dengan demikian, rangkaian akan menghitung dari 0 hingga 3, lalu kembali ke 0.

g. Dengan langkah yang sama buatlah rangkaian up counter dari sinkron counter untuk modulo
16 dan modulo 8! Buatlah tabel kebenaran!
Rangkaian Up Counter dari Sinkron Counter Modulo 8 dengan JK Flip Flop

Rangkaian Up Counter dari Sinkron Counter Modulo 16 dengan JK Flip Flop

 Tabel Kebenaran Modulo 8
Present State Output
Q3 Q2 Q1 J3 K3 J2 K2 J1 K1
0 0 0 0 X 0 X 1 X
0 0 1 0 X 1 X X 1
0 1 0 0 X X 0 1 X
0 1 1 1 X X 1 X 1
1 0 0 X 0 0 X 1 X
1 0 1 X 0 1 X X 1
1 1 0 X 0 X 0 1 X
1 1 1 X 1 X 1 X 1

Tabel Kebenaran Modulo 16

Present State Output

Q4 Q3 Q2 Q1 J4 K4 J3 K3 J2 K2 J1 K1
0 0 0 0 0 X 0 X 0 X 1 X
0 0 0 1 0 X 0 X 1 X X 1
0 0 1 0 0 X 0 X X 0 1 X
0 0 1 1 0 X 1 X X 1 X 1
0 1 0 0 0 X X 0 0 X 1 X
0 1 0 1 0 X X 0 1 X X 1
0 1 1 0 0 X X 0 X 0 1 X
0 1 1 1 1 X X 1 X 1 X 1
1 0 0 0 X 0 0 X 0 X 1 X
1 0 0 1 X 0 0 X 1 X X 1
1 0 1 0 X 0 0 X X 0 1 X
1 0 1 1 X 0 1 X X 1 X 1
1 1 0 0 X 0 X 0 0 X 1 X
1 1 0 1 X 0 X 0 1 X X 1
1 1 1 0 X 0 X 0 X 0 1 X
1 1 1 1 X 1 X 1 X 1 X 1