COUNTER ASKINRON
1
0 0
0 1
1 1 Gambar 15.2.
State diagram tabel 1
1
1 1
1 0
0 0
Dari gambar 15.1 di atas dapat dikembangkan untuk counter Asinkron modulo-8, modulo-16
dan seterusnya. Dengan cara yang relatif sama dapat diketahui persamaan eksitasi, tabel
present state dan next state, state diagram, serta timing diagram. Pada gambar 15.3.
ditunjukkan counter Asinkron modulo-8 masing-masing dengan D FF sebagai komponen
dasarnya.
Gambar 15.3. Counter Asinkron modulo 8
Counter asinkron juga dapat dirancang dengan menggunakan JK Flip-Flop, seperti
ditunjukkan pada gambar 15.4.
Gambar 15.4. Counter Asinkron modulo 4 dengan JK Flip-Flop
BAHAN DAN BAHAN
1. Laptop atau komputer
2. Aplikasi EWB (electronics workbench).
a. D Flip-Flop.
b. JK Flip-Flop.
c. Red Probe.
d. Clock .
e. Seven Segment.
3. Alat tulis.
LANGKAH KERJA
1. Buat rangkaian seperti pada gambar 15.1 Counter Asinkron modulo-4,8,16
Rangkaian Modulo 4
D flip-flop JK flip-flop
Rangkaian Modulo 8
D flip-flop JK flip-flop
Rangkaian Modulo 16
D flip-flop JK flip-flop
Menggunakan IC
2. Input D dari DFF 1 diberi pulsa clock dari unit clock yang ada pada trainer digital.
3. Amatilah tampilan yang ada pada output O0 dan O1 dan catat hasilnya pada table
percobaan.
4. Ulangi percobaan di atas untuk counter asinkron modulo 8 seperti pada gambar 15.3
5. Amatilah tampilan yang ada pada output O0, O1 dan O2 , catat hasilnya pada table
percobaan.
6. Ulangi percobaan di atas untuk counter asinkron modulo 4 dari JK Flip-Flop seperti
pada gambar 15.4
7. Amatilah tampilan yang ada pada output O0 dan O1 dan catat hasilnya pada table
percobaan 3.
DATA PERCOBAAN
D flip-flop
1. Modulo 4
Tabel Percobaan 1
Pulsa Output
Clock ke O1 O0
0 0 0
1 0 1
2 1 0
3 1 1
State Diagram
0 0
1
00 01
1 1
11 10
0
0 1
2. Modulo 8
Tabel Percobaan 2
Pulsa Output
Clock ke O2 O1 O0
0 0 0 0
1 0 0 1
2 0 1 0
3 0 1 1
4 1 0 0
5 1 0 1
6 1 1 0
7 1 1 1
State Diagram
3. Modulo 16
Pulsa Output
Clock ke O2 O1 O0
0 0 0 0
1 0 0 1
2 0 1 0
3 0 1 1
4 0 0 0
5 0 0 1
6 0 1 0
7 0 1 1
8 1 0 0
9 1 0 1
10 1 1 0
11 1 1 1
12 1 0 0
13 1 0 1
14 1 1 0
15 1 1 1
State diagram
*Terlampir di jawaban
JK flip-flop
1. Modulo 4
Tabel Percobaan 1
Pulsa Output
Clock ke O1 O0
0 0 0
1 0 1
2 1 0
3 1 1
State diagram
*sama seperti D Flip Flop
2. Modulo 8
Tabel Percobaan 2
Pulsa Output
Clock ke O2 O1 O0
0 0 0 0
1 0 0 1
2 0 1 0
3 0 1 1
4 1 0 0
5 1 0 1
6 1 1 0
7 1 1 1
State diagram
*sama seperti D Flip Flop
3. Modulo 16
Pulsa Output
Clock ke O2 O1 O0
0 0 0 0
1 0 0 1
2 0 1 0
3 0 1 1
4 0 0 0
5 0 0 1
6 0 1 0
7 0 1 1
8 1 0 0
9 1 0 1
10 1 1 0
11 1 1 1
12 1 0 0
13 1 0 1
14 1 1 0
15 1 1 1
State diagram
*sama seperti D Flip Flop
ANALISA
Pertanyaan
1. Buat State diagram counter Asynchronous modulo-16?
2. Rancanglah counter Asynchronous untuk modulo- 8 dan modulo- 16 yang tersusun
dari JK Flip-Flop, uji rangkaian saudara dengan program EWB?
3. Rancanglah counter asynchronous modulo-8 arah turun (down counter)?
Jawab
KESIMPULAN
-
DAFTAR PUSTAKA