LAPORAN LABORATORIUM

PROGRAM STUDI TEKNIK TELEKOMUNIKASI

No. PERCOBAAN JUDUL: 015

SYNCHRONOUS COUNTER

NAMA PRAKTIKAN : NADIRA MELIA PUTRI (1803332045)

NAMA REKAN KERJA : 1. YOEL CHRISTIAN MALAU (1803332080)

KELAS / KELOMPOK: KELAS TT – 3C / KELOMPOK 8

TANGGAL PELAKSANAAN PRAKTIKUM: 3 NOVEMBER 2019

TANGGAL PENYERAHAN LAPORAN: 2 DESEMBER 2019

JURUSAN TEKNIK ELEKTRO

POLITEKNIK NEGERI JAKARTA

DESEMBER 2019
DAFTAR ISI
1. JUDUL
SYNCHRONOUS COUNTER

2. TUJUAN
 Mengetahui cara perancangan dan merealisasikan synchronous
counter (counter sinkron)
 Dapat merangkai synchronous counter dengan menggunakan IC
7476
 Membuat rangkaian aplikasi synchronous counter

3. DASAR TEORI
Counter merupakan aplikasi dari flip-flop yang mempunyai fungsi
menghitung. Proses penghitungan yang dilakukan counter secara
sekuensial, baik menghitung naik (up counting maupun turun (down
counting). Sedangkan hitungannya bias teratur ataupun acak, tergantung
kebutuhan.

Synchronous Counter (counter sinkron)

Pemasangan pulsa clock synchronous counter diberikan secara parallel pada
setiap flip-flop, sehingga masing-masing flip-flop mengalami picuan
serempak tidak menunggu pulsa clock dari flip-flop sebelumnya.

Gambar 2.1 merupakan synchronous counter modulus 4, dimana JK-FF

difungsikan sebagai T-FF

Gambar 2.1 rangkaian counter sinkron modulus 4 menggunakan IC 7476,

JK-FF

Pada praktikum ini akan diamati counter sinkron, dimana pulsa clock
diberikan pada masing-masing input clock flip-flop penyusunnya secara
serentak. Sehingga apabila ada transisi pulsa dari sumber, akan men-trigger
seluruh flip-flop secara bersama-sama dan kondisi output tergantung dari
input J dan K, karena input asinkronnya tidak diaktifkan.

Gambar 2.2 dan Tabel 2.1 menunjukkan bentuk pulsa output rangkaian
counter sinkron modulus 8 yang terjadi pada masing-masing flip-flop. Dari
gambar terlihat bahwa perubahan output terjadi pada perubahan pulsa
menuju negative, bila syartanya dipenuhi.

Gambar 2.2 Pulsa keluaran Rangkaian Counter modulus 8

Tabel 2.2 synchronous counter Modulus 8

 Perancangan synchronous counter
Langkah-langkah dalam perancangan synchronous counter adalah sebagai
berikut:
 Menentukan Output Counter yang diinginkan.
 Output Counter dapat menghitung naik (up counting), turun (down
counting), sedangkan hitungannya bias teratur maupun acak,
tergantung kebutuhan. Missal Output synchronous counter Modulus
8 adalah: 0, 1, 2, 3, 4, 5, 6, 7, 0, …
 Menentukan jenis flip-flop yang digunakan
Jenis flip-flop yang biasa digubakan adalah D-FF dan JK-FF,
dimana masing-masing flip-flop mempunyai tabel eksitasi seperti
pada Tabel 2.2 dan Tabel 2.3

Tabel 2.2 Eksitasi JK-FF

Tabel Eksitasi 2.3 D-FF

Untuk synchronous counter modulus 8 membutuhkan 3 buah flip-

flop

 Menentukan input masing-masing flip-flop

Dengan bantuan K-MAP dan tabel eksitasi menentukan persamaan
input masing-masing flip-flop tersebut,
Persamaan input untuk flip-flop A:

Persamaan input untuk flip-flop B:

Persamaan input untuk flip-flop C:

4. ALAT – ALAT YANG DIPERGUNAKAN

NO Alat-alat dan komponen Jumlah

1. IC 7400 (Quad input NAND Gate) 1

IC 7408 (Quad input AND Gate) 1
IC 7476 (Dual JK FF) 2
 2. Power Supply 1

3. Function Generator 1

4. Logic Probe 1

5. Protoboard 1

6. Resistor 220 Ω 3

7. LED 3

8. Kabel Banana to Banana 4

9. Kabel-kabel penghubung Secukupnya

5. LANGKAH-LANGKAH PERCOBAAN
Langkah-langkah dalam melakukan percobaan adalah sebagai berikut:
1. Buatlah rangkaian synchronous counter modulus 8 seperti gambar 4.2.
Gambar 5.1 Rangkaian synchronous counter modulus 8
2. Hubungkan input Clock ke function generator, amati keluaran setiap JK-
FF catat hasilnya pada tabel 6.1.
3. Buatlah rangkaian Random Counter (counter acak), kemudian catat
hasilnya pada tabel 6.2

6. DATA HASIL PERCOBAAN

Tabel 6.1. synchronous counter modulus 8

INPUT OUTPUT
NO

CLOCK Q2 Q1 Q0

0 0 0 0

1 0 0 1

2 0 1 0

3 0 1 1

4 1 0 0

5 1 0 1
 6 1 1 0

7 1 1 1

8 0 0 0

9 0 0 1

Timing Diagram:
CLK
1 2 3 4 5 6 7

QA
0 1 0 1 0 1 0

QB
0 0 1 1 0 0 1

QC
0 0 0 0 1 1 1

Tabel 6.2 Random Counter (7, 3, 5, 4)

QN QN+1

DESIMAL C B A C B A

7 1 1 1 0 1 1

3 0 1 1 1 0 1

5 1 0 1 1 0 0

4 1 0 0 1 1 1

K-MAP:
A
BA
C 00 01 11 10

0 X X X X
 1 1 X X X

JA = 1

BA
C 00 01 11 10

0 X X 0 X

1 X 1 0 X

KA = B NOT

B
BA
C 00 01 11 10

0 X X X X

1 1 0 X X

JB = A NOT

BA
C 00 01 11 10

0 X X 1 X

1 X X 0 X

KB = C NOT

C
BA
C 00 01 11 10

0 X X X X

1 0 0 1 X
 KC = B

BA
C 00 01 11 10

0 X X 1 X

1 X X X X

JC = 1

Tabel 6.3 Random Counter (7, 3, 5, 4) = Pak Zul

OUTPUT GX

DESIMAL C B A G0 G1 G2

7 1 1 1 0 0 1

3 0 1 1 0 1 1

5 1 0 1 1 0 0

4 1 0 0 1 1 0

K-MAP:

BA
C 00 01 11 10

0 X X 1 X

1 0 0 1 X

G0 = B NOT

BA
C 00 01 11 10

0 X X 1 X

1 1 0 0 X
G1 = A NOT + C NOT

BA
C 00 01 11 10

0 X X 1 X

1 0 0 1 X

G2 = B

Tabel 6.4 Random Counter (7, 3, 5, 4) = D-FF

QN QN+1

DESIMAL C B A C B A

7 1 1 1 0 1 1

3 0 1 1 1 0 1

5 1 0 1 1 0 0

4 1 0 0 1 1 1

K-MAP:
A
BA
C 00 01 11 10

0 X X 1 X

1 1 0 1 X

A = B + A NOT

B
BA
C 00 01 11 10

0 X X 0 X
 1 1 0 1 X

B = BC + A NOT

C
BA
C 00 01 11 10

0 X X 1 X

1 1 1 0 X

C = C NOT + B NOT