1 DESEMBER 2019
DAFTAR ISI
Tujuan .....................................................................................................................2
Kesimpulan ..........................................................................................................16
Lampiran ..............................................................................................................18
1
1. TUJUAN
Mengetahui cara perancangan dan merealisasikan synchronous
counter (counter sinkron)
Dapat merangkai synchronous counter dengan menggunakan IC
7476
Membuat rangkaian aplikasi synchronous counter
2. DASAR TEORI
Counter merupakan aplikasi dari flip-flop yang mempunyai fungsi
menghitung. Proses penghitungan yang dilakukan counter secara
sekuensial, baik menghitung naik (up counting maupun turun (down
counting). Sedangkan hitungannya bias teratur ataupun acak, tergantung
kebutuhan.
Pada praktikum ini akan diamati counter sinkron, dimana pulsa clock
diberikan pada masing-masing input clock flip-flop penyusunnya secara
2
serentak. Sehingga apabila ada transisi pulsa dari sumber, akan men-trigger
seluruh flip-flop secara bersama-sama dan kondisi output tergantung dari
input J dan K, karena input asinkronnya tidak diaktifkan.
Gambar 2.2 dan Tabel 2.1 menunjukkan bentuk pulsa output rangkaian
counter sinkron modulus 8 yang terjadi pada masing-masing flip-flop.
Perancangan synchronous counter
Langkah-langkah dalam perancangan synchronous counter adalah sebagai
berikut:
Menentukan Output Counter yang diinginkan.
Output Counter dapat menghitung naik (up counting), turun (down
counting), sedangkan hitungannya bias teratur maupun acak,
tergantung kebutuhan. Missal Output synchronous counter Modulus
8 adalah: 0, 1, 2, 3, 4, 5, 6, 7, 0, …
Menentukan jenis flip-flop yang digunakan
Jenis flip-flop yang biasa digubakan adalah D-FF dan JK-FF,
dimana masing-masing flip-flop mempunyai tabel eksitasi seperti
pada Tabel 2.2 dan Tabel 2.3
Qn = State Present
J, K = Input JK-FF
3
Qn Qn + 1 D
0 0 0
0 1 1
1 0 0
1 1 1
Keterangan :
Qn = State Present
D = Input D-FF
BA
C 00 01 11 10
0 X X X 0
1 1 X X X
4
JA = C
BA
C 00 01 11 10
0 X 1 0 X
1 X 0 X X
KA = C B
BA
C 00 01 11 10
0 X 1 X X
1 1 0 X X
JB == C + A
BA
C 00 01 11 10
0 X X 1 1
5
1 X X X X
KB = 1
Clock Qn Qn+1
C B A C B A
4 1 0 0 0 1 1
3 0 1 1 1 0 1
5 1 0 1 0 0 1
1 0 0 1 0 1 0
2 0 1 0 1 0 0
BA
C 00 01 11 10
0 X 0 1 1
1 X X X X
JC = B
BA
C 00 01 11 10
0 X X X X
1 1 1 X X
KC = 1
6
3. ALAT – ALAT YANG DIPERGUNAKAN
NO Alat-alat dan komponen Jumlah
1. IC 7432 (Quad input NAND Gate) 1
IC 7408 (Quad input AND Gate) 1
IC 7476 (Dual JK FF) 2
2. Power Supply 1
3. Function Generator 1
4. Logic Probe 1
5. Protoboard 1
6. Resistor 220 Ω 10
7. LED 3
8. Kabel Banana to Banana 4
9. Kabel-kabel penghubung Secukupnya
10 Seven segment anoda 1
4. LANGKAH-LANGKAH PERCOBAAN
Langkah-langkah dalam melakukan percobaan adalah sebagai berikut:
1. Buatlah rangkaian synchronous counter random output 4,3,5,1,2
7
VCC
5.0V
U7
VCC
U3A U4B U4A 30Hz
5.0V
2
~1PR ~2PR ~1PR
15 1Q 1J 4 11 2Q 2J 9 15 1Q 1J 4 U9
1CLK 1 2CLK 6 1CLK 1 CA
3
A B C D E F G
3
U1A
7432N Resistor
220Ω
2
1 U2A
3
2
U8
7408N
7 A OA 13
1 B OB 12
2 C OC 11
6 D OD 10
9
VCC 3
OE
15
~LT OF
5 ~RBI OG 14
4 ~BI/RBO
5.0V
R4 R1 R2 7447N
220Ω 220Ω 220Ω
Checked by:
Hilma Syira Document No: 0001
Size: Custom
INPUT OUTPUT
NO
CLOCK Q2 Q1 Q0
4 1 0 0
3 0 1 1
5 1 0 1
1 0 0 1
2 0 1 0
4 1 0 0
8
3 0 1 1
5 1 0 1
1 0 0 1
2 0 1 0
5. ANALISA PEMBAHASAN
Pada percobaan kali ini kami akan membuat rangkaian Synchrounus
Random Counter. Untuk percobaan tugas individu membuat rangkaian
Synchrounus random counter. Angka random yang saya dapatkan dari
undian adalah 4,3,5,1,2. Untuk membuat rangkaiannya, kami membutuhkan
K-map dengan tabel eksitasi JK-FF. Untuk tabel eksitasi JK-FF dapat dilihat
pada dasar teori. K-map JK-FF menghasilkan : JA-FF = C , KA-FF = C B
, JB-FF = C + B, KB-FF = A, JC-FF = B, dan KC-FF = 1. Jika kita sudah
menentukan K-map, maka rangkaian sudah dapat dibuat. Untuk rangkaian
random counter ini, kami melampirkan multisimnya. Yang kedua kami
menggunakan cara G-Flip flop untuk membuat rangkaian random counter.
Tabel K-map terdapat pada data hasil percobaan. Cara terakhir yang saya
gunakan untuk membuat random counter adalah menggunakan seven
segment untuk mengetahui keluaran dari syncromous counter. Kemudian
input yang keluar dari multisim adalah 4,3,5,1,2 secara berulang-ulang.
6. KESIMPULAN
Synchrounus counter dibuat dengan tooggle flip-flop yang dapat
disusun dari JK-FF maupun D-FF. Setiap output dari masing-masing flip-
flop yang digunakan akan memberikan output secara bersamaan pada saat
pulsa clock diberikan. Synchrounus counter disebut juga sebagai pararel
counter karena semua input clock dijadikan satu dan akan memberikan
output secara bersamaan dalam setiap pulsa clock. Proses perhitungan
secara berurutan terjadi karena penambahan gerbang logika untuk
9
memastikan output flip-flop sebelumnya sudah berlogika HIGH atau “1”
dahulu.
DAFTAR PUSTAKA
10
LAMPIRAN
11
12
13
14