LAPORAN HASIL PRAKTIKUM

PENCACAH BINER (COUNTER DOWN)

Disusun untuk memenuhi tugas mata kuliah Praktikum Elektronika II

Yang dibimbing oleh Drs. Sutrisno, M.T.

Disusun Oleh:
Aisha Nursani (220322601560)
Marsha Nurani Pertiwi (220322601339)

DEPARTEMEN FISIKA
FAKULTAS MATEMATIKA DAN ILMU PENGETAHUAN ALAM
UNIVERSITAS NEGERI MALANG
NOVEMBER 2023
 PENCACAH BINER (COUNTER DOWN)

A. TUJUAN
1. Memahami prinsip kerja pencacah biner (Counter Down).

B. DASAR TEORI
Counter adalah suatu rangkaian logika yang berfungsi sebagai pengurut.
Selain sebagai pengurut, counter juga berfungsi sebagai penyimpan data dan
membagi freuensi. Suatu counter harus memiliki 2 parameter yang penting,
yaitu: pewaktu dan karakter dari memori. Rangkaian counter tersusun atas
rangkaian logika flip flop. Perhitungan pada counter dilakukan secara
sekuensial, yaitu bisa secara Down Counting ataupun Up Counting. Sehingga,
counter dibagi menjadi 2 jenis yaitu: Counter Sinkron dan Counter Asinkron
(Modul Praktikum Sistem Digital,2020).
Counter sinkron merupakan counter yang jika sumber clock diberikan
kepada input clock dari masing-masing rangkaian flip-flop penyusunnya yang
membuat adanya perbedaan pulsasehingga perbedaan tersebut memicu seluruh
rangkaian flip-flop secara bersamaan. Counter sinkron dibagi menjadi beberapa
jenis yaitu up counter, modulo x counter, up/down counter, BCD counter dan
down counter (Hirka,1991).
Down Counter adalah pengembangan dari synchronous counter yang
menggabungkan fungsi down counter dalam satu rangkaian dengan suatu
kontrol untuk menentukan proses counting yang dilakukan. Dengan rangkaian
down counter ini proses counting dalam suatu perjalanan counting dapat diubah
secara langsung dari posisi data output terakhi akan dilakukan proses count
down. Untuk membangun suatu Down Counter diperlukan synchronous counter
dan ditambah rangkaian kontrol Down proses yang akan dilakukan.
Dengan merangkaiakan beberapa buah JK flip-flop dapat dibentuk
beberapa jenis counter. Jumlah kemampuan menghitung dari counter bergantung
pada jumlah flip-flop yang digunakan. Semakin bnayak jumlah flip-flop yang
digunakan, semakin besar pula jumlah menghitung yang dapt dilakukan. Selain
itu, rangkaian ini dapat berhitung secara bergantian antara up dan down karena
adanya input eksternal sebagai control yang menentukan saat menghitung down.
C. ALAT DAN BAHAN

No Gambar Nama

Project Board

2
Hambatan

3
LED

4
Kabel

Kabel

IC

Sumber
Tegangan
D. PROSEDUR
1. Membuat rangkaian seperti gambar (menggunakan dua IC 7476).

2. Meng-set clock ke nilai 0 (Low).

3. Meng-set Q0, Q1, Q2 dan Q3 ke nilai 1 (menggunakan PRE).
4. Meng-set clock ke nilai 1.
5. Menulis nilai Q0,Q1,Q2 dan Q3 di tabel pengamatan.
6. Meng-set clock ke nilai 0.
7. Menulis nilai Q0,Q1,Q2 dan Q3 di tabel pengamatan.
8. Mengulangi langkah 4,5,6,7 sebanyak 20 kali.

E. DATA PERCOBAAN
 Tabel 1. Data Percobaan Counter Down

Clock Q3 Q2 Q1 Q0

0 1 1 1 1

1 0 1 1 1

2 1 1 1 0

3 0 0 1 1

4 1 1 0 1

5 0 1 0 1

6 0 0 1 1

7 0 1 0 1

8 1 1 1 0

9 0 1 1 0

10 1 0 1 0
 11 0 0 1 1

12 1 1 0 0

13 0 0 0 1

14 0 0 0 1

15 0 0 0 0

F. ANALISIS DAN PEMBAHASAN

Down Counter adalah pengembangan dari synchronous counter yang

menggabungkan fungsi down counter dalam satu rangkaian dengan suatu
kontrol untuk menentukan proses counting yang dilakukan. Dengan rangkaian
down counter ini proses counting dalam suatu perjalanan counting dapat diubah
secara langsung dari posisi data output terakhi akan dilakukan proses count
down. Untuk membangun suatu Down Counter diperlukan synchronous counter
dan ditambah rangkaian kontrol Down proses yang akan dilakukan.
Pada percobaan counter down yang telah dilakukan, berdasarkan data
hasil pengamatan, ketika clock belum disentuhkan ke jalur 0 maka kondisi
semua outputnya menyala (1111). Namun, saat di sentuhkan ke jalur 0 sekali,
maka kondisi output yang menyala hanya 3 yaitu Q0, Q1, dan Q2. Sedangkan pada
Q3 outputnya mati. Kondisi dimana tidak semua output menyala terus berulang
hingga clock disentuhkan ke jalur 0 sebanyak 15 kali. Di kali ke-15 kondisi
output semuanya mati (0000). Hal ini dapat terjadi karena kondisi output pada
rangkaian counter down selalu berkebalikan dengan kondisi output counter up
yang dimana pada counter up saat clock belum disentuhkan pada jalur 0, semua
kondisi outputnya mati. Dan pada hasil akhirnya saat detak ke 15, kondisi semua
outputnya menyala.
Namun, pada percobaan yang telah dilakukan ini memiliki beberapa
kesalahan sehingga mengakibatkan hasil yang diperoleh juga tidak sepenuhnya
sesuai dengan teori. Dimana pada teori seharusnya nilai output yang mati akan
teratur secara bergantian, namun pada hasil percobaan yang telah dilakukan hasil
output yang mati acak dan tidak bisa membentuk pola sama sekali. Hal ini
 diakibatkan karena kurang pemahaman konsep dasar terkait materi yang akan
dilakukan, kesalahan yang tidak disengaja seperti salah memasukkan clock
secara berulang sehingga mempengaruhi reset yang terjadi serta faktor
penghambat lainnya yang dapat menjadi alasan bahwa percobaan ini tidak
sepenuhnya sesuai dengan teori.

G. KESIMPULAN
Rangkaian counter down 4 bit yang disusun dari 4 buah flip-flop J-K
baik sinkron maupun asinkron memiliki kombinasi input dan output yang sama,
dimana outputnya berupa bilangan biner. Yang membedakan antara rangkaian
sinkron dan asinkron adalah pada rangkaian sinkron menggunakan 2 tambahan
gerbang AND dan clocknya langsung terhubung ke tiap-tiap flip-flopnya.
Berdasarkan percobaan yang telah dilakukan dapat ditarik kesimpulan
bahwa kondisi output pada rangkaian counter down kebalikan dari kondisi
output dari rangkaian counter up. Dimana pada counter up saat clock belum
disentuhkan ke jalur 0, maka kondisi outputnya semua mati. Sedangkan, pada
counter down saat clock belum disentuhkan ke jalur 0, maka kondisi outputnya
semua menyala. Hal tersebut dikarenakan ada perbedaan jalur Q’ dan Q yang
disambungkan terhadap jalur 1 dan lampu LED.

H. DAFTAR PUSTAKA
Hirka, Gerald M., Donald W. Zerrien, dan James W. Kopec. Bounded
Synchronous Angle Counter. U.S, 1991.
Modul Praktikum Sistem Digital. Jurusan Teknik Elektro Universitas Islam
Indonesia, 2020.
Mohamad Aswin Tampi. Laporan Praktikum 4 bit Synchronous Up Down
Counter. Indonesia, 2022.

I. LAMPIRAN
1. Dokumentasi
2. Plagiarisme

3. Laporan Sementara