PENCACAH ASINKRON
(ASYNCHRONOUS COUNTER)
DISUSUN OLEH :
KEVIN PERANGIN-ANGIN
NIM : 2105061048
Kelompok 1
TK-2B
LABORATORIUM ELEKTRONIKA
PRODI TEKNIK TELEKOMUNIKASI
JURUSAN TEKNIK ELEKTRO
POLITEKNIK NEGERI MEDAN
TAHUN AJARAN 2021/2022
LEMBAR PENGESAHAN
LABORATORIUM ELEKTRONIKA
PRODI TEKNIK TELEKOMUNIKASI
JURUSAN TEKNIK ELEKTRONIKA
POLITEKNIK NEGERI MEDAN
i
KATA PENGANTAR
Dengan mengucap puji syukur kami panjatkan kehadirat Tuhan Yang Maha Esa atas segala
rahmat dan karunia-Nya yang telah di berikan, sehingga penulis dapat menyelesaikan laporan
ini dengan baik. Adapun laporan ini disusun sebagai prasyarat telah melaksanakan Praktikum
Teknik Digital yang berjudul pencacah asinkron (asynchronous counter).
Dalam usaha menyelesaikan laporan ini, penulis menyadari sepenuhnya akan keterbatasan
waktu dan pengetahuan, sehingga tanpa bantuan dan bimbingan dari semua pihak tidaklah
mungkin berhasil dengan baik. Oleh karena itu, pada kesempatan ini penulis mengucapkan
terima kasih kepada:
1. Kepada Bapak Junaidi, ST, MT dan Ibu Ir, Elfrida Hutajulu MT, selaku dosen pengampu
yang telah membantu kami baik secara moral maupun materi pada mata kuliah Praktikum
Teknik Digital.
2. Kepada para orangtua yang tak henti-hentinya memberikan ketulusan doanya serta
dukungan agar proses belajar bisa berjalan dengan lancar.
3. Kepada seluruh teman-teman yang berkenan membantu hingga laporan Praktikum Teknik
Digital ini dapat diselesaikan.
4. Dan semua pihak yang tidak bisa disebutkan satu persatu dalam kontribusinya membantu
proses laporan praktikum ini.
Mengingat keterbatasan kemampuan yang penulis miliki, maka penulis menyadari bahwa
penyusunan laporan ini masih jauh dari kesempurnaan, walaupun demikian penulis berharap
semoga laporan ini dapat memberikan manfaat bagi para pembaca umumnya dan bagi penulis
khususnya.
Kevin Perangin-Angin
ii
DAFTAR ISI
LEMBAR PENGESAHAN ...........................................................................................................i
KATA PENGANTAR ................................................................................................................. ii
DAFTAR ISI ............................................................................................................................... iii
BAB 1 PENDAHULUAN ............................................................................................................. 1
1.1 Tujuan ................................................................................................................................. 1
1.2 Dasar Teori ......................................................................................................................... 1
BAB 2 PEMBAHASAN ............................................................................................................... 2
2.1 Alat dan Bahan ..................................................................................................................... 2
2.2. Langkah Kerja ..................................................................................................................... 2
2.3. Diagram Rangkaian ............................................................................................................ 2
2.4 Gambar Rangkaian Simulasi............................................................................................... 3
2.5 Tabel Hasil Simulasi ........................................................................................................... 4
BAB 3 PENUTUP ......................................................................................................................... 5
3.1 Analisa Data ........................................................................................................................ 5
3.2 Kesimpulan ......................................................................................................................... 6
3.3 Pertanyaan ........................................................................................................................... 7
3.4 Jawaban............................................................................................................................... 7
iii
BAB 1
PENDAHULUA
N
1.1 Tujuan
1. Membuat rangkaian dan mengamati cara kerja Pencacah Naik dan Turun Asinkron
Modul (MOD) tertentu
Modifikasi ini dilakukan dengan menambahkan gate logika. Pencacah yang dibangun
dengan 4 JK-FF untuk MOD-12 dilakukan dengan menambahkan NAND gate 2 input,
dimana inputnya diambil dari output FF yang berlogika 1 pada biner 1100 (MOD-12) yang
diinginkan, sedangkan outputnya diumpankan ke input CLEAR atau RESET masing-masing
FF. sebagai contoh output pencacah berturut-turut adalah DCBA (LSB) maka input NAND
gate tersebut diambil dari output D dan C
Pencacah akan menghitung keatas mulai dari 0 sampai nilai tertentu. Akan tetapi
dapat pula dimodifikasi sehingga menghitung ke bawah mulai dari nilai maksimumnya
sampai minimu yaitu dengan mengumpan FF didepannya dengan output inversinya seperti
diperlihatkan pada gambar 21.
1
BAB 2
PEMBAHASAN
Gambar 20
Gambar 21
2
2.4 Gambar Rangkaian Simulasi
Rangkaian Gambar 20
Rangkaian Gambar 21
3
2.5 Tabel Hasil Simulasi
Tabel Hasil Rangkaian Gambar 20
CLK D C B A
0 0 0 0 0
1 1 1 1 1
2 1 1 1 0
3 1 1 0 1
4 1 1 0 0
5 1 0 1 1
6 1 0 1 0
7 1 0 0 1
8 1 0 0 0
9 0 1 1 1
10 0 1 1 0
11 0 1 0 1
12 0 1 0 0
13 0 0 1 1
14 0 0 1 0
15 0 0 0 1
4
BAB 3
PENUTUP
5
3.2 Kesimpulan
6
3.3 Pertanyaan
1. Berapakah dibutuhkan pulsa sampai terjadi “RECYCLE”
2. MOD berapakah pencacah ini? Jelaskan
3. Tuliskan nama lain dari pencacah ini
4. Berapakah frekuensi output A,B,C,D berdasarkan pengamtan? Bandingkan dengan hasil
perhitungan berdasarkan frekuensi CLK
5. Apakah yang terjadi bila NAND gate diganti dengan AND gate?
6. Jelaskan cara kerja rangkaian gambar 21
3.4 Jawaban
1 Berapa pulsa yang dibutuhkan sampai terjadi “RECYCLE” yaitu :
Pulsa yang dibutuhkan untuk pencacah JK FF untuk MOD 10 sampai terjadi reycle
ada 9 pulsa karena pada saat pulsa kesepuluh pencacah mereset kembali karena
sinyal kendali CLEAR aktif dan akan memadamkan semua keluaran pencacah
Pulsa yang dibutuhkan untuk pencacah yang dibangun dengan 4 JK FF untuk MOD
12 sampai terjadi recycle ada 11 pulsa karna saat pulsa ke 12 pencacah akan mereset
kembali karena sinyal kendali CLEAR aktif dan akan memadamkan semua keluaran
pencacah.
2 MOD yang digunatkan gambar-20 adalah MOD 10 dan gambar-21 adalah MOD 12
karena pada gambar-20 pencacah yang dibangun 4 JKFF untuk MOD 10 dilakukan
dengan menambahkan NAND gate 2 input, dimana input diambil dari output FF yang
berlogika pada biner 10l0 (MOD-10) yang diinginkan sedangkan outputnya diumpakan
ke input CLEAR atau RESET masing masing FF. Sedangkan gambar-21 pencacah
yang dibangun 4 JK FF untuk MOD 12 dilakukan dengan menambahkan NAND gate 2
imput, dimana input diambil dari output FF yang berlogika pada biner 1100 (MOD-12)
yang diinginkan sedangkan outputnya diumpakan ke input CLEAR atau RESET
masing masing FF
dem output T1 to brlogbas pado bins 1100 (hop-p) yang dinginkan sedangkan
outpuinya di umpatan be input CFA aldu RBSET moning-moving. Fr
3 Pencacah Biner Asinkron sering disebut juga sebagai ripple-through counter (pencacah
riak)
4 Frekuensi :
FF-A = ½ frekuensi clock
FF-B = ½ frekuensi FF-A = ¼ frekuensi clock
FF-C = ½ frekuesnsi FF-B = 1/8 frekuensi clock
FF-D = ½ frekuensi FF-C = 1/16 frekuensi clock
T-C / frekueng TT-B 1/8 fekuens Clock
Dengan demikian di dapat suatu pembagi 2n = 16 (n = banyaknya flip-flop). Melihat
frekuensi output flip flop terakhir pencacah dapat mencacah bilangan biner 0000-1111,
pencacah tersebut merupakan modulus 16. Dengan melakukan modifikasi sehingga
dapat dibuat dengan modulus 10 dan 12 yang penting dibawah 16, sehingga pencacah
jalan terus (free running). Pencacah tersebut mulai mencacah kembali dari awal
pencacah dengan modulus ini dapat berhenti sendiri.
5 Apabila NAND Gate diganti AND Gate maka pencacah asinkron akan menjadi
pencacah sinkron
6 Cara kerja Gambar-21 yaitu pencacah ini dibangun dari 4 JK FF untuk MOD 12
dengan menambahkan NAND gate 2 input, dimana input drambil dail output FF yang
berlogika 1 pada biner 1100 (MOD-12) yang diinginkan sedangkan outputnya
diumpakan ke input CLEAR atau RESET masing-masing FF. Sebagai contoh output
pencacah berturut-turut adalah DCBA maka input NAND Gate tersebut diambil dari D
dan C, sehingga pada saat pulsa CLK 12 (1100) pencacah akan mereset output yang
“high”menjadi low "0".
7