LAPORAN PRAKTIKUM ELEKTRONIKA DIGITAL 2

KELAS : RPL
NAMA : MARZUIRMAN
NIM : 1920401406

A. PERCOBAAN 1

1. JUDUL : RS FLIP-FLOP GERBANG NAND DAN NOR

2. GAMBAR :

3. TABEL KEBENARAN NAND RS FF :

OUTPUT
INPUT
Present State Next State
S R Q Q Qn Qn
0 0 0 1 1 1
0 0 1 0 1 1
0 1 0 1 1 0
0 1 1 0 1 0
1 0 0 1 0 1
1 0 1 0 0 1
1 1 0 1 0 1
1 1 1 0 1 0
4. TABEL KEBENARAN NOR RS FF :

OUTPUT
INPUT
Present State Next State
S R Q Q Qn Qn
0 0 0 1 0 1
0 0 1 0 1 0
0 1 0 1 0 1
0 1 1 0 0 1
1 0 0 1 1 0
1 0 1 0 1 0
1 1 0 1 0 0
1 1 1 0 0 0

5. ANALISA :

RS FF TOGGLE HOLD Q=1 Q=0

R 0 1 0 1
NAND
S 0 1 1 0
R 1 0 0 1
NOR
S 1 0 1 0

Perbedaan yang mendasar adalah pada Kondisi Toggle dan Hold, untuk input R dan S
cendrung sama terhadap pengaruh output Q dan /Q

B. PERCOBAAN 2

1. JUDUL JK FLIP-FLOP
2. GAMBAR :
3. TABEL KEBENARAN :

INPUT
INPUT SINKRON OUTPUT
ASINKRON

CLR PRE CLK J K Q Q

0 0 X X X 1 1

0 1 X X X 0 1

1 0 X X X 1 0

1 1 ↓ 0 0 1 0

1 1 ↓ 0 1 0 1

1 1 ↓ 1 0 1 0

1 1 ↓ 1 1 Q Q

4. ANALISA :
- Clock bekerja pada negatif edge trigger
- Jika Input Asinkron diberi logic 0 maka outputnya menjadi 1 pada Q dan /Q dan
tidak terpengaruh oleh input sinkron, hal ini disebabkan oleh input Asinkron
Aktive Low akibatnya rangkaian Master dalam FF menjadi disable, dengan
demikian rangkaian Sleve juga tidak mendapatkan input dari rangkaian logic
deibelakangnya meskipun clock dan input J-K lainnya meberikan perubahan nilai.
- Jika Input Asinkron diberi logic 1 maka outputnya mengikuti input Sinkron J dan K
yang disinkron kan oleh Input Clock dari 1 menuju 0 (negative trigger).
- Jika input asinkron dan input sinkron nernilai 1 maka kondisi ini menjadi TOGGLE
C. PERCOBAAN 3

1. JUDUL : T FLIP-FLOP
2. GAMBAR :

3. TABEL KEBENARAN :

INPUT OUTPUT

CLR PRE CLK T Q Q

Kodisi
0 0 X X 1 1 Disable

0 1 X X 0 1

1 0 X X 1 0

1 1 ↓ 0 HOLD

1 1 ↓ 1 TOGGLE

4. ANALISA :
- Output bekerja saat Clock pada negatif edge trigger
- Jika Input Asinkron (Peset dan Clear) diberi logic 0 maka T-FF mengabaikan semua
perubahan input T dan Clock (T FF Kondisi Disable).
-
 - Jika Input Asinkron (Peset dan Clear) diberi logic 1 maka outputnya mengikuti input T
dan input Clock saat negative trigger (Kondisi Enable), dimana saat T=0 maka T FF akan
mempertahankan Output sebelumnya (Hold) dan saat T=1 maka T FF akan berubah
kodisi menjadi Toggle (output akan selalu berlawanan antara Q dan Q , dan terus

bergulir selama input Clock selalu ada negatif edge trigger.

D. PERCOBAAN 4

5. JUDUL : D FLIP-FLOP
6. GAMBAR :

7. TABEL KEBENARAN :

INPUT OUTPUT

CLR PRE CLK T Q Q

Kodisi
0 0 X X 1 1 Disable

0 1 X X 0 1

1 0 X X 1 0

1 1 ↓ 0 0 1

1 1 ↓ 1 1 0
 8. ANALISA :
- Output bekerja saat Clock pada negatif edge trigger
- Jika Input Asinkron (Peset dan Clear) diberi logic 0 maka D-FF mengabaikan semua
perubahan input D dan Clock (D FF Kondisi Disable)
- Jika Input Asinkron (Peset dan Clear) diberi logic 1 maka outputnya mengikuti input D
dan input Clock saat negative trigger (Kondisi Enable), dimana saat D=0 maka Output Q
=0 dan sebaliknya jika D=1 maka output a Q =1 artinya saat D-FF Enable maka Output
nya akan mengikuti input D saat mendapat trigger negative dari Input Clock.

Demikian dan Tetima Kasih