FLIP-FLOP

Flip-flop adalah keluarga Multivibrator yang mempunyai dua keadaaan

stabil atau disebut Bistobil Multivibrator. Rangkaian flip-flop mempunyai sifat
sekuensial karena sistem kerjanya diatur dengan jam atau pulsa, yaitu sistem-
sistem tersebut bekerja secara sinkron dengan deretan pulsa berperiode T yang
disebut jam sistem (System Clock atau disingkat menjadi CK). Seperti yang
ditunjukkan dalam gambar 1:

Gambar 67. Keluaran dari pembangkit pulsa yang digunakan sebagai deretan pulsa untuk
sinkronisasi suatu sistem digital sekuensial Lebor pulsa tp diandaikan kecil terhadap T.
Berbeda dengan uraian materi sebelumnya yang bekerja atas dasar
gerbang logika dan logika kombinasi, keluarannya pada saat tertentu hanya
tergantung pada harga-harga masukan pada saat yang sama. Sistem seperti ini
dinamakan tidak memiliki memori. Disamping itu bahwa sistem tersebut
menghafal hubungan fungsional antara variabel keluaran dan variabel masukan.
Sedangkan fungsi rangkaian flip-flop yang utama adalah sebagai memori
(menyimpan informasi) 1 bit atau suatu sel penyimpan 1 bit. Selain itu flip-flop
juga dapat digunakan pada Rangkaian Shift Register, rangkaian Counter dan lain
sebagainya.
Flip-flop merupakan suatu memori dengan kapasitas 1 bit. Selama catu
daya-nya terpasang maka memorinya akan bertahan. Dalam penerapannya,
memori yang terkandung dalam flip-flop dapat diubah dengan memberikan clock
pada masukannya. Flip-flop disusun dari rangkaian dasar yang berupa latch
Macam - macam Flip-Flop:
1. RS Flip-Flop
2. CRS Flip-Flop
3. D Flip-Flop

136
4. Rangkaian D latch
5. Rangkaian D flip flop
6. T Flip-Flop / master slave J-K flip flop
7. edge-Triggered J-K Flip-Flop
8. Rangkaian J-K Flip-Flop
9. aplikasi mikrokontroler menggunakan octal D flip flop
A. RS Flip-Flop
RS Flip-Flop yaitu rangkaian Flip-Flop yang mempunyai 2 jalan keluar Q dan
Q (atasnya digaris). Simbol-simbol yang ada pada jalan keluar selalu berlawanan
satu dengan yang lain. RS-FF adalah flip-flop dasar yang memiliki dua masukan
yaitu R (Reset) dan S (Set). Bila S diberi logika 1 dan R diberi logika 0, maka
output Q akan berada pada logika 0 dan Q not pada logika 1. Bila R diberi logika
1 dan S diberi logika 0 maka keadaan output akan berubah menjadi Q berada pada
logik 1 dan Q not pada logika 0.
Sifat paling penting dari Flip-Flop adalah bahwa sistem ini dapat menempati salah
satu dari dua keadaan stabil yaitu stabil I diperoleh saat Q =1 dan Q not = 0, stabil
ke II diperoleh saat Q=0 dan Q not = 1 yang diperlihatkan pada gambar berikut:

Gambar 68. RS-FF yang disusun dari gerbang NAND

Tabel Kebenaran:

137
keterangan:
memory = 1/0
dont care = Q dan Qnot nilainya 1 atau 0
Q = 0 [reset]; Q = 1 [set]
Yang dimaksud kondisi terlarang yaitu keadaaan yang tidak diperbolehkan
kondisi output Q sama dengan Q not yaitu pada saat S=0 dan R=0. Yang
dimaksud dengan kondisi memori yaitu saat S=1 dan R=1, output Q dan Qnot
akan menghasilkan perbedaan yaitu jika Q=0 maka Qnot=1 atau sebaliknya jika
Q=1 maka Q not =0.
RS flipflop menggunakan IC 7402 TTL IC

138
Contoh analisis waktu

Contoh RS flip flop application

139
1. CRS Flip-Flop

140
 Tabel kebenarannya:

Keterangan:
1 / 0 = memory
Q = 0 [reset]
Q = 1 [set]

CRS Flip-flop adalah clocked RS-FF yang dilengkapi dengan sebuah terminal
pulsa clock. Pulsa clock ini berfungsi mengatur keadaan Set dan Reset. Bila pulsa
clock berlogik 0, maka perubahan logik pada input R dan S tidak akan
mengakibatkan perubahan pada output Q dan Qnot. Akan tetapi apabila pulsa
clock berlogik 1, maka perubahan pada input R dan S dapat mengakibatkan
perubahan pada output Q dan Q not.
Table kebenaran

Gambar 69. Table fungsi dan symbol untuk gerbang S-R flip-flop

141
Contoh

B. D Flip-Flop
D flip-flop adalah RS flip-flop yang ditambah dengan suatu inventer pada
reset inputnya. Sifat dari D flip-flop adalah bila input D (Data) dan pulsa clock
berlogik 1, maka output Q akan berlogik 1 dan bilamana input D berlogik 0, maka
D flip-flop akan berada pada keadaan reset atau output Q berlogik 0.
suatu jenis FF lain yang dinamakan FF Data. Rangkaian ini dapat
diperoleh dengan menambahkan satu gerbang NOT pada masukan FF terlonceng
sebagai berikut:

142
Dari gambar di atas tersebut terlihat bahwa untuk sinyal clock yang rendah,
keluaran Q akan tetap “terkunci” atau “tergerendel” pada nilai terakhirnya. Dalam
hal ini dapat dikatakan bahwa pada saat kondisi clock rendah, sinyal masukan D
tidak mempengaruhi keluaran Q. Sedangkan untuk sinyal clock yang tinggi, maka
akan diperoleh keluaran sesuai dengan data D yang masuk saat itu.

Tabel Kebenaran:

Contoh
143
C. Rangkaian D latch
Para 7475 adalah contoh dari sebuah latch D-sirkuit terpadu (juga disebut
gerendel bistable). Ini berisi empat latcheds transparan D.

KOMENTAR Input output

E D Q Q not
ULANG 1 0 0 1
SET 1 1 1 0
Data latch 0 X q Q not

144
 Dari tabel fungsi kita dapat melihat bahwa output Q akan mengikuti D
(transparan) selama garis mengaktifkan (E) adalah tinggi (disebut aktif-tinggi
memungkinkan). Ketika E pergi rendah, output Q akan menjadi terkunci ke nilai
yang D hanya sebelum transisi tinggi ke rendah E.
Gambar IC 7475

Table kebenaran

145
D. Rangkaian D flip flop
Para 7475 D flip-flop berbeda dari kait 7475 D dalam beberapa cara. Yang
paling penting 7475 adalah perangkat tepi-dipicu. Ini berarti bahwa transisi di Q
akan terjadi hanya pada tepi pulsa masukan pemicu. Pulsa memicu biasanya jam
atau sinyal waktu bukan garis memungkinkan. Dalam kasus 7474, titik pemicu
adalah di tepi positif dari Cp (rendah ke tinggi transisi).
Para 7474 memiliki dua jenis berbeda dari masukan: sinkron dan asinkron.
Para input sinkron D (data) dan Cp (jam) input. Negara pada input D akan
ditransfer ke Q di tepi positif dari input adalah SD (mengatur) dan RD (reset),
yang beroperasi secara independen dari D dan Cp. Menjadi asynchronous berarti
bahwa mereka tidak sinkron dengan pulsa clock, dan keluaran Q akan segera
merespon perubahan masukan di SD dan RD. Lingkaran kecil di SD dan RD
berarti bahwa mereka aktif-LOW masukan,

KOMENTAR Input output

S D Cp D Q Q not
asinkron 0 1 X X 1 0

146
 sinkron 1 0 X X 0 1
Not used 0 0 X X 1 0
Sinkron set 1 1 + 1 1 0
Sinkron reset 1 1 + 0 0 1
Symbol logika dan konfigurasi kaki IC

147
Positif edge detection circuit and waveforms

Table kebenaran

148
Contoh

149
E. T Flip-Flop
Table kebenaran

150
 Tabel Kebenaran:

Rangkaian T flip-flop atau Togle flip-flop dapat dibentuk dari modifikasi

clocked RSFF, DFF maupun JKFF. TFF mempunyai sebuah terminal input T dan
dua buah terminal output Q dan Qnot. TFF banyak digunakan pada rangkaian
Counter, frekuensi deviden dan sebagainya.

151
Contoh

152
F. Edge-triggered flip-flop JK
JK flip-flop bekerja sangat mirip dengan flip-flop SR. Satu-satunya perbedaan
adalah bahwa flip-flop memiliki NO keadaan tidak valid. Output beralih
(mengubah ke keadaan sebaliknya) ketika kedua input J dan K TINGGI. Tabel
kebenaran ditampilkan di bawah.

Symbol edge triggered

Table kebenaran

Contoh

153
G. J-K Flip-Flop
JK flip-flop sering disebut dengan JK FF induk hamba atau Master Slave
JK FF karena terdiri dari dua buah flip-flop, yaitu Master FF dan Slave FF. Master
Slave JK FF ini memiliki 3 buah terminal input yaitu J, K dan Clock. Sedangkan
IC yang dipakai untuk menyusun JK FF adalah tipe 7473 yang mempunyai 2 buah
JK flip-flop dimana lay outnya dapat dilihat pada Vodemaccum IC (Data bookc
IC). Kelebihan JK FF terhadap FF sebelumnya yaitu JK FF tidak mempunyai
kondisi terlarang artinya berapapun input yang diberikan asal ada clock maka
akan terjadi perubahan pada output.
Untuk mencegah kemungkinan kondisi "ras" yang terjadi ketika kedua input S dan
R berada pada logika 1 ketika input CLK jatuh dari logika 1 ke logika 0, entah
bagaimana kita harus mencegah salah satu masukan dari yang berpengaruh pada
kait induk di sirkuit. Pada saat yang sama, kita masih ingin flip-flop untuk dapat
mengubah keadaan pada setiap tepi jatuh dari masukan CLK, jika sinyal masukan

154
logika panggilan untuk ini. Oleh karena itu, masukan S atau R untuk
dinonaktifkan tergantung pada keadaan saat ini dari output latch budak.
Jika output Q adalah logika 1 (flip-flop dalam keadaan "Set"), input S tidak dapat
membuat mengatur lebih dari yang sudah ada. Oleh karena itu, kita dapat
menonaktifkan input S tanpa menonaktifkan flip-flop di bawah kondisi ini.
Dengan cara yang sama, jika output Q adalah logika 0 (flip-flop adalah Reset),
input R dapat dinonaktifkan tanpa menyebabkan kerusakan. Jika kita dapat
mencapai hal ini tanpa terlalu banyak kesulitan, kita akan telah memecahkan
masalah kondisi "ras".

Tabel Kebenaran :

Logic symbol dan konfigurasi kaki IC 7476

155
Tabel kebenaran

156
H. aplikasi mikrokontroler menggunakan octal D flip flop

Gambar 70. Penggunaan octal D flipflop untuk tatap muka ke mikrokontroler

Sebuah aplikasi dari '273 D flip-flop oktal ditunjukkan pada Gambar 10-
45. Di sini digunakan sebagai pembaruan dan tahan mendaftar. Setiap s 10 itu
menerima pulsa clock dari mikrokontroler 68HC11 Motorola. Data yang ada di
Do-D7 pada setiap jam tepi positif disimpan dalam register dan output di qo-P7.

157
 Sensor suhu analog dirancang untuk output tegangan yang proporsional
dengan centrigrade derajat. (Lihat bagian 15-12 untuk desain sensor suhu).
Mikrokontroler 68HC11 memiliki kemampuan untuk membaca tegangan analog
dan mengubahnya menjadi nilai setara digital mereka. Sebuah program perangkat
lunak ini ditulis untuk mikrokontroler untuk menerjemahkan string digital ke
output dua digit BCD berarti bagi layar.
Output BCD dari 68HC11 terus berubah sebagai berfluktuasi suhu. Salah
satu cara untuk menstabilkan data ini berfluktuasi adalah dengan menggunakan
sebuah register penyimpanan seperti 74HC1273. Karena '273 hanya menerima
data BCD setiap s 10, itu akan terus menampilkan dua digit konstan untuk waktu
yang panjang, sehingga lebih mudah untuk dibaca.
Lampiran
Dari pembahasan di atas, kami mencoba menguji tabel kebenaran dari flip flop
dengan menggunakan IC 7402 dan IC 7475
 IC 7402
Dapat kita uji Pada contoh soal 1 :

Set input dari kaki 2, reset input pada kaki 6, dan keluaran pada kaki 3 dan 4.

158