LAPORAN PRAKTIKUM ELEKTRONIKA DIGITAL LANJUT

RANGKAIAN SR FLIP-FLOP

Oleh

MUHAMMAD ALGI ALGIFARI

211331056

PROGRAM STUDI TEKNIK TELEKOMUNIKASI

JURUSAN TEKNIK ELEKTRO
POLITEKNIK NEGERI BANDUNG
2022
 KETERANGAN

1. Kelompok :2

2. Judul Praktek : Rangkaian SR Flip-Flop Real

3. Tanggal Praktek : Kamis, 25 Agustus 2022

4. Tanggal Pengumpulan Laporan : Rabu, 31 Agustus 2022

5. Nama Praktikan : Muhammad Algi Algifari

6. Nama Partner : Muhammad Dzikri

7. Nama Dosen : 1. Ferry Satria, BSEE., M.T.

2. Rahmawati Hasanah, S.ST., M.T.

POLITEKNIK NEGERI BANDUNG

ii
 DAFTAR ISI

KETERANGAN........................................................................................................................... ii
DAFTAR ISI................................................................................................................................iii
I. MAKSUD DAN TUJUAN PERCOBAAN ........................................................................... 1
II. DASAR TEORI ............................................................................................................... 1
1. SR Flip-Flop dengan NOR ................................................................................................. 1
2. SR Flip-Flop dengan NAND............................................................................................... 2
3. SR Flip-Flop dengan Enable ........................................................................................... 2
III. ALAT-ALAT YANG DIPERGUNAKAN ........................................................................ 3
IV. LANGKAH KERJA DAN RANGKAIAN PERCOBAAN ............................................... 4
V. TABEL PERCOBAAN DAN FOTO PERCOBAAN .......................................................... 7
1. SR Flip-Flop dengan NOR ................................................................................................. 7
2. SR Flip-Flop dengan NAND............................................................................................... 9
VI. ANALISIS DATA .......................................................................................................... 12
VII. KESIMPULAN.............................................................................................................. 15
DAFTAR PUSTAKA ................................................................................................................. 16

POLITEKNIK NEGERI BANDUNG

iii
I. MAKSUD DAN TUJUAN PERCOBAAN
1. Mahasiswa dapat membuat rangkaian SR Flip Flop
2. Mahasiswa dapat memahami rangkaian SR Flip Flop
3. Mahasiswa dapat membuktikan tabel kebenaran dari rangkaian SR Flip Flop

II. DASAR TEORI

Flip-flop adalah rangkaian utama dalam logika sekuensial. Flip -flop adalah
rangkaian yang mempunyai fungsi pengingat (memory). Artinya rangkaian ini
mampu melakukan proses penyimpanan data sesuai dengan kombinasi masukan
yang diberikan kepadanya. Data yang tersimpan itu dapat dikeluarkan sesuai
dengan kombinasi masukan yang diberikan.
Flip-flop disebut juga sebagai latch karena flip-flop jika diberi suatu informasi
atau sinyal maka informasi atau sinyal tersebut akan terkunci didalamnya.
Flip-flop juga termasuk keluarga multivibrator bistabil, yaitu rangkaian
elektronik yang memiliki dua keadaan stabil dan pada keluarannya dihubungkan
kembali pada salah satu masukannya sebagai umpan balik
Ada beberapa kondisi dalam flip-flop:
1. Set, yaitu jika suatu kondisi masukan mengakibatkan keluaran (Q) bernilai
logika (1) saat dipicu, apapun kondisi sebelumnya
2. Reset, yaitu jika suatu kondisi masukan mengakibatkan keluaran (Q) bernilai
logika (0) saat dipicu, apapun kondisi sebelumnya
3. Tetap, yaitu jika suatu kondisi masukan mengakibatkan keluaran (Q) tidak
berubah dari kondisi sebelumnya saat dipicu
4. Toggle, yaitu jika suatu kondisi masukan mengakibatkan logika keluaran (Q)
berkebalikan dari kondisi sebelumnya saat dipicu
Flip-Flop dibagi menjadi 4, yaitu :
1. SR Flip-Flop dengan NOR
SR-Flip-Flop (SET & RESET Flip-Flop) dapat dibuat dari gerbang NOR. Yaitu
rangkaian Flip-Flop yang mempunyai 2 output Q dan Q’. Simbol-simbol yang
ada pada output selalu berlawanan satu dengan yang lain. SR-FF adalah flip-
flop dasar yang memiliki dua masukan yaitu R (Reset) dan S (Set). Rangkaian
SR-FF dengan NOR ini merupakan rangkaian bersifat active high
(Becker et al., 2015)

POLITEKNIK NEGERI BANDUNG

1
 2. SR Flip-Flop dengan NAND
SR-Flip-Flop (SET & RESET Flip-Flop) dapat dibuat dari gerbang NAND.
Yaitu rangkaian Flip-Flop yang mempunyai 2 output Q dan Q’. Simbol-simbol
yang ada pada output selalu berlawanan satu dengan yang lain. SR-FF adalah
flip-flop dasar yang memiliki dua masukan yaitu R (Reset) dan S (Set).
Rangkaian SR-FF dengan NAND ini merupakan rangkaian bersifat active low

3. SR-FF dengan Enable (NOR)

Enable S R 𝑄 ̅𝑄
0 1 𝑄 ̅𝑄
0
1 0 𝑄 ̅ 𝑄
0 1 0 1 Keadaan reset
1 0 1 0 Keadaan set
1
0 0 𝑄 ̅ 𝑄 Memori
1 1 0 0 advoid
0 0 𝑄 ̅𝑄
0
1 1 𝑄 ̅𝑄

4. D Flip-flop
Tidak ada keadaan advoid

POLITEKNIK NEGERI BANDUNG

2
III. ALAT-ALAT YANG DIPERGUNAKAN
1. IC NAND Gate 7400
2. IC NOR Gate 7402
3. Power Supply (5 Volt)
4. Bread Board
5. Kabel Penghubung
6. Jumper
7. Resistor 330Ω
8. LED

POLITEKNIK NEGERI BANDUNG

3
IV. LANGKAH KERJA DAN RANGKAIAN PERCOBAAN
1. SR Flip-flop dengan NOR
1) Buatlah rangkaian dibawah ini di atas protoboard

2) Kemudian catat hasil output LED pada tabel sesuai input pada tabel di bawah ini
S R 𝑄 𝑄̅ Keterangan
1 0 1 0 Set
0 1 0 1 Reset
1 0 1 0 Set
0 0 1 0 Memori
0 1 0 1 Reset
0 0 0 1 Memori
1 1 0 0 Avoid
1 0 1 0 Set
0 0 1 0 Memori
1 1 0 0 avoid
2. SR Flip-Flop dengan NAND
1) Buatlah rangkaian dibawah ini di atas protoboard

2) Kemudian catat hasil output LED pada tabel sesuai input pada tabel di bawah ini
S R 𝑄 𝑄̅ Keterangan
0 1 1 0 Set
1 0 0 1 Reset
0 0 1 1 Avoid
1 0 0 1 Reset

POLITEKNIK NEGERI BANDUNG

4
 1 1 0 1 Memori
0 1 1 0 Set
1 1 1 0 Memori
1 0 0 1 Reset
0 1 1 0 Set
0 0 1 1 avoid

3. SR flip flop NOR Enable

1) Buatlah rangkaian dibawah ini di atas protoboard

2) Kemudian catat hasil output LED pada tabel sesuai input pada tabel di bawah ini
Enable S R 𝑄 𝑄̅ Keterangan
0 1 1 0
0
1 0 1 0
0 1 0 1 Reset
1 0 1 0 Set
1
0 0 1 0 Memori
1 1 0 0 Avoid

0 0 1 0
0
1 1 1 0

3) Buatlah pada rangkaian yang sama dan catat hasil output led pada tabel di
bawah ini.
Enable S R 𝑄 𝑄̅ Keterangan
1 0 1 0 1 Reset
0 1 0 0 1
1 1 0 1 0 Set
0 0 0 1 0
1 0 0 1 0 Memori

POLITEKNIK NEGERI BANDUNG

5
 0 1 1 1 0

POLITEKNIK NEGERI BANDUNG

6
V. TABEL PERCOBAAN DAN FOTO PERCOBAAN
1. SR Flip-Flop dengan NOR

1) Foto Praktikum

7
2) Tabel Hasil Praktikum
S R 𝑄 𝑄̅ Keterangan
1 0 1 0 Set
0 1 0 1 Reset
1 0 1 0 Set
0 0 1 0 Memori
0 1 0 1 Reset
0 0 0 1 Memori
1 1 0 0 Avoid
1 0 1 0 Set
0 0 1 0 Memori

POLITEKNIK NEGERI BANDUNG

8
 1 1 0 0 avoid

3) Timing diagram

̅ 𝑄

2. SR Flip-Flop dengan NAND

1) Foto Praktikum

POLITEKNIK NEGERI BANDUNG

9
POLITEKNIK NEGERI BANDUNG

10
2) Tabel Hasil Praktikum
S R 𝑄 𝑄̅ Keterangan
0 1 1 0 Set
1 0 0 1 Reset
0 0 1 1 Avoid
1 0 0 1 Reset
1 1 0 1 Memori
0 1 1 0 Set
1 1 1 0 Memori
1 0 0 1 Reset
0 1 1 0 Set
0 0 1 1 avoid

3) Timing diagram

POLITEKNIK NEGERI BANDUNG

11
VI. ANALISIS DATA
a) Pada percobaan pertama yaitu percobaan Set-Reset FF (SR-FF)
menggunakan dua gerbang NOR (7402). Percobaan ini melakukan 10 kali
percobaan untuk mengetahui kesesuaian hasil pratikum dengan tabel
kebenaran.

S R 𝑄 𝑄̅ Keterangan
1 0 1 0 Set
0 1 0 1 Reset
1 0 1 0 Set
0 0 1 0 Memori
0 1 0 1 Reset
0 0 0 1 Memori
1 1 0 0 Avoid
1 0 1 0 Set
0 0 1 0 Memori
1 1 0 0 avoid

Dapat dilihat pada hasil pengamatan diatas, pada rangkaian SR-FF

menggunakan gerbang NOR
1) Pada saat nilai input atau masukan S = 1 dan R = 0, menghasilkan
output Q = 1, dan Q’ = 0, kondisi ini disebut keadaan set.

POLITEKNIK NEGERI BANDUNG

12
 2) Pada saat nilai input atau masukan S = 0 dan R = 1, menghasilkan
output Q = 0, dan Q’ = 1, kondisi ini disebut keadaan reset.
3) Pada saat nilai input atau masukan S = 1 dan R = 0, menghasilkan
output Q = 1, dan Q’ = 0, kondisi ini disebut keadaan set.
4) Pada saat nilai input atau masukan S = 0 dan R = 0, menghasilkan
output Q = 1, dan Q’ = 0, kondisi ini disebut keadaan memori yang
dimana mengikuti keadaan output sebelumnya.
5) Pada saat nilai input atau masukan S = 0 dan R = 1, menghasilkan
output Q = 0, dan Q’ = 1, kondisi ini disebut keadaan reset.
6) Pada saat nilai input atau masukan S = 0 dan R = 0, menghasilkan
output Q = 0, dan Q’ = 1, kondisi ini disebut keadaan memori yang
dimana mengikuti keadaan output sebelumnya.
7) Pada saat nilai input atau masukan S = 1 dan R = 1, menghasilkan
output Q = 0, dan Q’ = 0, kondisi ini disebut keadaan avoid atau
kedua output bernilai sama.
8) Pada saat nilai input atau masukan S = 1 dan R = 0, menghasilkan
output Q = 1, dan Q’ = 0, kondisi ini disebut keadaan set.
9) Pada saat nilai input atau masukan S = 0 dan R = 0, menghasilkan
output Q = 1, dan Q’ = 0, kondisi ini disebut keadaan memori yang
dimana mengikuti keadaan output sebelumnya.
10) Pada saat nilai input atau masukan S = 1 dan R = 1, menghasilkan
output Q = 0, dan Q’ = 0, kondisi ini disebut keadaan avoid atau
kedua output bernilai sama.

POLITEKNIK NEGERI BANDUNG

13
b) Pada percobaan kedua yaitu percobaan Set-Reset FF (SR-FF) menggunakan
dua gerbang NAND (7400). Pada percobaan ini melakukan 10 kali
percobaan untuk mengetahui kesesuaian hasil pratikum dengan tabel
kebenaran

S R 𝑄 𝑄̅ Keterangan
0 1 1 0 Set
1 0 0 1 Reset
0 0 1 1 Avoid
1 0 0 1 Reset
1 1 0 1 Memori
0 1 1 0 Set
1 1 1 0 Memori
1 0 0 1 Reset
0 1 1 0 Set
0 0 1 1 avoid

Dapat dilihat pada hasil pengamatan diatas, pada rangkaian SR-FF

menggunakan gerbang NAND
1) Pada saat nilai input atau masukan S = 0 dan R = 1, menghasilkan
output Q = 1, dan Q’ = 0, kondisi ini disebut keadaan set.
2) Pada saat nilai input atau masukan S = 1 dan R = 0, menghasilkan
output Q = 0, dan Q’ = 1, kondisi ini disebut keadaan reset.
3) Pada saat nilai input atau masukan S = 0 dan R = 0, menghasilkan
output Q = 1, dan Q’ = 1, kondisi ini disebut keadaan avoid.
4) Pada saat nilai input atau masukan S = 1 dan R = 0, menghasilkan
output Q = 0, dan Q’ = 1, kondisi ini disebut keadaan reset.

POLITEKNIK NEGERI BANDUNG

14
 5) Pada Pada saat nilai input atau masukan S = 1 dan R = 1,
menghasilkan output Q = 0, dan Q’ = 0, kondisi ini disebut keadaan
memori yang dimana mengikuti keadaan output sebelumnya.
6) Pada saat nilai input atau masukan S = 0 dan R = 1, menghasilkan
output Q = 1, dan Q’ = 0, kondisi ini disebut keadaan set.
7) Pada Pada saat nilai input atau masukan S = 1 dan R = 1,
menghasilkan output Q = 1, dan Q’ = 0, kondisi ini disebut keadaan
memori yang dimana mengikuti keadaan output sebelumnya
8) Pada saat nilai input atau masukan S = 1 dan R = 0, menghasilkan
output Q = 0, dan Q’ = 1, kondisi ini disebut keadaan reset
9) Pada saat nilai input atau masukan S = 0 dan R = 1, menghasilkan
output Q = 1, dan Q’ = 0, kondisi ini disebut keadaan set
10) Pada saat nilai input atau masukan S = 0 dan R = 0, menghasilkan
output Q = 1, dan Q’ = 1, kondisi ini disebut keadaan avoid.

VII. KESIMPULAN
Setelah menerapkan praktik ini, penulis dapat menyimpulkan bahwa:
1. Flip-flop SR terdiri dari dua seri, yaitu flip-flop SR, yang menggunakan 2 port
NOR (active high), dan FLIP-flop SR dengan dua gerbang NAND (active low).
2. Ada 4 kondisi, yaitu set, reset, memory dan avoid, kondisi set terjadi ketika output
adalah Q = 1 dan Q' = 0, kondisi reset terjadi ketika output adalah Q = 0 dan Q'=
1, kemudian gerbang NOR terjadi dalam keadaan memori flip flop SR ketika input
S dan R dievaluasi oleh 0, sementara di flop SR gerbang NAND terjadi, jika input
S dan R diklasifikasikan pada 1, Dalam kasus pengelakan SR, FLIP FLOP dari
gerbang NOR terjadi ketika input S dan R diklasifikasikan 1, sedangkan di SR
FLIP FLOP dari gerbang NAND terjadi ketika input S dan R dievaluasi dengan 0.
3. Flip-flop SR diaktifkan ketika kondisi input S dan R berlawanan, untuk
flip-flop SR ada sirkuit NOR yang memungkinkan rantai NOR, terdiri dari
gerbang SR NOR dan ada dua gerbang AND pada input, dan sirkuit aktif ketika
nilai logis yang diizinkan high/1.
.

POLITEKNIK NEGERI BANDUNG

15
 DAFTAR PUSTAKA

Brown, S., & Vranesic, Z. (2014). Fundamentals Of Digital Logic With Verilog Design . New
York:McGraw-Hill.

Dr. Muchlas, M. (2013). Dasar-Dasar Rangkaian Digital. Yogyakarta: UAD PRESS.

Estu Sinduningrum, S. M. (2019). Rangkaian Digital dan Gelombang . Yogyakarta: DEEPUBLISH.

Becker, F. G., Cleary, M., Team, R. M., Holtermann, H., The, D., Agenda, N., Science, P., Sk, S. K.,
Hinnebusch, R., Hinnebusch A, R., Rabinovich, I., Olmert, Y., Uld, D. Q. G. L. Q., Ri, W. K. H.
U., Lq, V., Frxqwu, W. K. H., Zklfk, E., Edvhg, L. V, Wkh, R. Q.

POLITEKNIK NEGERI BANDUNG

16