Aplikasi Flip-Flop

TEORI MINGGU KE 2
Kondisi Sinyal Pulsa

 Terdapat 4 macam kondisi clock yang digunakan untuk menyerampakkan kerja flip-flop :
 1. Transisi Naik : perubahan sinyal clock dari logika rendah (0) ke logika tinggi (1)

Clk

 2. Transisi Turun : perubahan sinyal clock dari logika tinggi (1) ke logika rendah (0)

Clk
 3. Logika Tinggi : yaitu pada saat sinyal clock berada berada dalam logika tinggi (1)

Clk

 4. Logika Rendah : yaitu pada saat sinyal clock berada berada dalam logika rendah (0)

Clk
Rangkaian master-slave D flip-flop
yang aktif di sisi turun

Master Slave
QM QS
D Q D Q

Clk Q’ Clk Q’

Jika clock Master diberi logic 0 maka Qm= Memory

Jika clock Master diberi logic 1 maka Qm = D
Jika clock Slave diberi logic 0 maka Qs = Qm
Jika clock Slave diberi logic 1 maka Qs = Memory
 Q
D Q

Clk

D Clk Q’

QM

Jika clock Master diberi logic 0 maka Qm= Memory

QS Jika clock Master diberi logic 1 maka Qm = D
Jika clock Master diberi logic 0 maka Qs = Qm
Jika clock Master diberi logic 1 maka Qs = Memory
Clk

QM

QS
Rangkaian master-slave d flip-flop
yang aktif di sisi naik

Master Slave
QM QS
D Q D Q

Clk Q’ Clk Q’
Clk

QM

QS
Aplikasi dari D-FF

D-FF tidak mempunyI kondisi toogle.

Tapi kita dapat membuatnya dengan cara
D Q menghubungkan Q’ dengan D.

Clk Q’
 Clk Frek 100 Hz

D = Q’ Frek 100 Hz / 2 = 50 Hz

Terjadi
osilasi
Counter menggunakan D-FF (aktif di sisi naik)

D-FF tidak mempunyI kondisi toogle.

Tapi kita dapat membuatnya dengan cara
D Q menghubungkan Q’ dengan D.

Clk Q’
Rangkaian pembagi frekuensi atau counter
modulus 2

Clk Frek 100 Hz

Q Frek 100 Hz / 2 = 50 Hz

0 1 0 1 0 1
Counter Asinkron

TEORI MINGGU KE 2
 Preset dan Clear merupakan input asinkron, dimana input asinkron lebih berpengaruh
dibanding input sinkron.
 Jika Pr dan Clr berlogic 0, lalu diberi ground, maka ia akan aktif dan menonaktifkan input
lainnya (D, J, K, clock). Oleh karena itu perlu kita hubungkan ke Vcc.
Rangkaian binary counter modulus 4 – Up counter
dengan D-FF (aktif di sisi naik)
Q0 Q1
Jumlah counter = 2^N
Pr
D Q D Q N = banyak FF yang
digunakan

Modulus 4 : 0,1,2,3

Clk Clr Q’ Clk Q’ D-FF sisi naik : IC 7474

JK-FF sisi naik : IC 74111

Jika clock 0, maka Q0= memori

jika clock 1, maka Q0= toggle
Jika Q0=1, maka Q0’=0, dan Q1=memori
Jika Q0=0, maka Q0’=1, dan Q1=toggle
Clk
D Q
Q0

Q1
Clk Q’

Jika clock 0, maka Q0= memori

jika clock 1, maka Q0= toggle
Jika Q0=1, maka Q0’=0, dan Q1=memori
Jika Q0=0, maka Q0’=1, dan Q1=toggle
Rangkaian binary counter modulus 4 – Down counter
dengan D-FF (aktif di sisi naik)
Q0 Q1

D Q D Q

Clk Q’ Clk Q’
Clk

D Q
Q0

Q1
Clk Q’

Jika clock 0, maka Q0=

jika clock 1, maka Q0=
Jika Q0=0, maka Q1=m
Jika Q0=1, maka Q1=to
Rangkaian JK-FF Up counter modulus 4 (aktif
di sisi naik)

 Bagaimana jika menggunakan JK-FF?

Vcc Vcc JK-FF aktif sisi naik : IC 74109
Q0 Q1

J Q J Q

Clk Clk

K Q’ K Q’
Contoh Up Counter JK Sisi Naik Mod. 8
Rangkaian JK-FF Up counter modulus 4 (aktif
di sisi turun)

 Bagaimana jika menggunakan JK-FF?

Vcc Vcc D-FF aktif sisi turun : IC 74174
Q0 Q1 JK-FF aktif sisi turun: IC 7476, IC
7473
J Q J Q

Clk Clk

K Q’ K Q’
Belajar mandiri

 Membuat rangkaian JK-FF Down counter modulus 4 yang aktif di sisi naik dan timing
diagramnya
 Membuat rangkaian JK-FF Down counter modulus 4 yang aktif di sisi turun dan timing
diagramnya
 Membuat rangkaian JK-FF Up counter modulus 8 yang aktif di sisi naik dan timing
diagramnya
 Membuat rangkaian JK-FF Down counter modulus 8 yang aktif di sisi naik dan timing
diagramnya
 Membuat rangkaian JK-FF Up counter modulus 8 yang aktif di sisi turun dan timing
diagramnya
Praktikum Minggu ke 2 – Counter Asinkron

 Membuat rangkaian D-FF Up counter modulus 4 yang aktif di sisi naik dan timing
diagramnya. IC D-FF sisi naik 7474
 Membuat rangkaian D-FF Down counter modulus 4 yang aktif di sisi naik dan timing
diagramnya.
 Membuat rangkaian JK-FF Up counter modulus 4 yang aktif di sisi naik dan timing
diagramnya. IC JK-FF sisi naik 74111, 74109
 Membuat rangkaian JK-FF Down counter modulus 4 yang aktif di sisi naik dan timing
diagramnya.
 Membuat rangkaian D-FF Up counter modulus 8 yang aktif di sisi naik dan timing
diagramnya.
 Membuat rangkaian D-FF Down counter modulus 8 yang aktif di sisi naik dan timing
diagramnya
 Membuat rangkaian JK-FF Up counter modulus 8 yang aktif di sisi turun dan timing
diagramnya. IC 7476, 7473
 Membuat rangkaian JK-FF Down counter modulus 8 yang aktif di sisi turun dan timing
diagramnya