LAPORAN PRAKTIKUM ELEKTRONIKA DIGITAL

COUNTER

Disusun Oleh

RANI SABILA NUR AZIZAH

4211418027

Dosen Pengampu

Teguh Darsono, M.Si., Ph. D.

UNIVERSITAS NEGERI SEMARANG

FAKULTAS MATEMATIKA DAN ILMUPENGETAHUAN ALAM

JURUSAN FISIKA
2020
A. TUJUAN
Setelah melakukan eksperimen, praktikan diharapkan telah memeliki kemampuan :

1. Mahasiswa dapat merangkai, mengamati dan mempelajari tentang counter 1 bit dari
sebuah JK flip-flop dan mengobservasi nya.

2. Mahasiswa dapat merangkai, mengamati dan mempelajari tentang counter 4 bit dari
beberapa JK flip-flop dan mengobservasi nya.

3. Mahasiswa dapat merangkai, mengamati dan mempelajari tentang counter 4 bit di atas
(a) menjadi modulus 10.

4. Mahasiswa dapat merangkai, mengamati dan mempelajari tentang BCD (binary coded
decimal) pada sebuah IC tunggal.

B. LANDASAN TEORI

Counter adalah rangkaian logika berurutan yang melewati urutan keadaan yang
ditentukan pada penerapan pulsa input. Urutan yang ditentukan dapat berupa urutan biner
atau urutan lainnya. Counter yang melewati 2N (N adalah jumlah flip-flop dalam
rangkaian seri) yang disebut counter biner. Modulus dari counter adalah jumlah status
berbeda yang diizinkan untuk dimilikinya. Modulus counter biasanya 2N kecuali
dikontrol oleh sirkuit umpan balik yang membatasi jumlah keadaan yang mungkin
(contoh menjadi counter desimal atau modulus 10). Counter sangat banyak digunakan di
hampir semua komputer dan sistem elektronik digital lainnya. Ada dua kategori utama
counter: counter asinkron dan counter sinkron.
Counter Asinkron
Counter yang diatur sehingga output dari satu flip-flop menghasilkan pulsa
masukan (input clock) CLK dari tahap selanjutnya yang lebih tinggi umumnya disebut
counter asinkron (atau counter riak). Dengan kata lain, dalam counter asinkron, input
CLK dari semua sandal jepit (kecuali yang pertama) dipicu bukan oleh pulsa yang masuk
melainkan oleh transisi yang terjadi pada sandal jepit lainnya. Oleh karena itu, perubahan
kondisi flip-flop tertentu tergantung pada kondisi flip-flop lain saat ini. Gambar. 1
menunjukkan counter riak count-up. Ketika transisi dari, katakanlah, 0111 ke 1000
terjadi, transisi satu-ke-nol dari urutan tiga bit riak dari bit ke bit. Karena setiap flip-flop
memiliki penundaan propagasi non-nol, counter riak relatif lambat. Oleh karena itu, batas
atas jumlah flip-flop dalam rantai flip-flop harus dikenakan.

Counter sinkron menghilangkan penundaan flip-flop kumulatif yang terlihat di

counter riak. Setiap flip-flop diberi pulsa clock oleh sinyal pulsa clock yang sama. Setiap
gerbang selektif mengontrol ketika masing-masing bit flip-flop yang lebih signifikan
adalah untuk mengubah keadaan (toggle) pada transisi pulsa clock berikutnya. Kontrol
semacam itu (memungkinkan) dapat diwujudkan dengan mengatur, misalnya, input J dan
K dari flip-flop J-K. Karena kontrol ini, penambahan pulsa clock bersama akan
menyinkronkan transfer data dan semua flip-flop akan berubah secara bersamaan. Fitur
penting dari counter sinkron ini adalah bahwa transisi dari fli-flop individu disinkronkan
ke sinyal pulsa clock utama.

J-K flip-flop biasanya digunakan dalam counter sinkron karena fitur yang
mengaktifkan (mengendalikan) input J dan K. Ada dua skema dasar untuk menghasilkan
input J dan K. Salah satunya diilustrasikan dalam counter biner empat-bit yang
 ditunjukkan pada Gambar 4.2. Perhatikan bahwa informasi ke input J-K dibentuk secara
paralel. Counter sesuai disebut sebagai counter paralel sinkron. Dalam skema paralel,
jumlah input untuk setiap gerbang AND meningkat secara linier dengan jumlah tahapan.
Counter sinkron mempunyai rangkaian elektronik yang lebih kompleks. Untuk biaya
tambahan ini, orang mendapat sirkuit counter sinkron tercepat.
Dalam praktikum atau eksperimen counter ini, dibatasi pada kasus counter asinkron
cacah naik (up counter) 4 bit dengan berbagai modulus.
C. ALAT DAN BAHAN

a. Computer atau Notebook dengan perangkat lunak Livewire

b. JK Flip-Flop (7476) : 2 pcs (virtual dalam Livewire)

c. D Flip-flop (7474) : 2 pss (virtual dalam Livewire)

d. 2-input AND gate (7400) : 1 pcs (virtual dalam Livewire)

e. 4 bit binary counter (7493) : 1 pcs (virtual dalam Livewire)

f. Dekade counter / BCD counter (7490) : 1 pcs (virtual dalam Livewire)

g. +5 VDC Power Supply : 1 pcs (virtual dalam Livewire)

D. PROSEDUR EKSPERIMEN

1. Counter 1 bit FF-T dirakit dari FF-JK

Counter 1 bit dapat dirakit dengan menggunakan sebuah flip-flop FF. Flip-flop Toggle
(FF-T) dapat dirakit menggunakan FF-JK sebagai berikut.
 Bila suatu flip-flop FF-T mendapat picu tepi transisi turun maka keluarannya akan
berubah keadaan.
Dengan menggunakan Livewire rakitlah rangkaian untuk memperoleh diagram
pewaktuan dari sebuah counter 1 bit dengan komponen dasar IC 7476, LED, saklar SW
dan alat ukur yang sesuai.

2. Counter 4 bit dirakit dari 4 buah FF-JK

Counter 4 bit dapat dirakit dari 4 buah flip-flop FF-JK seperti ditunjukkan pada
Gambar 4.1 di atas. Dengan menggunakan Livewire rakitlah rangkaian untuk
memperoleh diagram pewaktuan dari sebuah counter 4 bit dengan komponen dasar IC
7476, LED, saklar SW dan alat ukur yang sesuai.

3. Counter modulus 10 dirakit dari 4 buah FF-JK dan gerbang dasar AND

Pada counter naik (up counter) 4 bit pulsa clock ke-16 akan membuat semua
keluaran menjadi logika 1 (high H). Counter tersebut dapat dimodifikasi atau
dikembangkan menjadi counter hanya melakukan hitungan atau cacahan hanya hingga 10
saja. Dikatakan bahwa counter ini mempunyai modulus 10 (mod 10). Counter semacam
ini dikenal sebagai counter BCD (binary coded decimal). Gambar 4.4 berikut ini
menunjukkan cara untuk merakit counter dekade.

Dengan menggunakan Livewire rakitlah rangkaian untuk memperoleh diagram

pewaktuan dari sebuah counter modulus dengan komponen dasar IC 7476, LED, saklar
SW dan alat ukur yang sesuai.
E. DATA HASIL PENGAMATAN
1. Counter 1 bit FF-T dirakit dari FF-JK

2. Counter 4 bit dirakit dari 4 buah FF-JK

 3. Counter modulus 10 dirakit dari 4 buah FF-JK dan gerbang dasar AND

F. PEMBAHASAN
1. Counter 1 bit FF-T dirakit dari FF-JK
Pada percobaan ini dihasilkan ketika masukan HIGH maka keluaran Ch.1 berubah
keadaannya dari logika 0 menjadi logika 1 dan Ch.3 dalam keadaan logika 1 menjadi
logika 0. Ketika diberi masukan LOW maka keluaran Ch.1 dan Ch.2 tidak
menunjukan perubahan karena keluaran JK-FF memicu tepi negative hanya bisa
berubah saat masukan J dan K nya adalah HIGH
2. Counter 4 bit dirakit dari 4 buah FF-JK
Pada percobaan ini dihasilkan ketika diberi masukan HIGH output Ch.1 akan
berubah saat clock nya turun. Sedangkan Ch.2 akan berubah saat Ch.1 turun, Ch.3
berubah saat Ch.2 turun dan Ch.4 berubah saat Ch.3 turun. Pada saat diberi masukan
LOW, output Ch.1, Ch.2, Ch.3, tidak berubah karena hanya akan berubah saat
masukan J dan K nya HIGH
3. Counter modulus 10 dirakit dari 4 buah FF-JK dan gerbang dasar AND
 Pada percobaan ini dihasilkan ketika diberi masukan HIGH output Ch.1 akan saat
clock nya turun. Ch.2 akan berubah saat keluaran Ch.1 turun, Ch.3 akan berubah sat
Ch.2 turun, Ch.4 akan berubah saat Ch.3 turun.
G. SIMPULAN

1. Pada rangkaian counter 1 bit picu tepi negatif, saat diberi masukan High keluaran Ch.1
memiliki frekuensi setengah dari input clock, sehingga flip-flop bertindak sebagai
pembagi frekuensi.

2. Pada rangkaian up counter 4 bit picu tepi negatif, saat diberi masukan High, keluaran
Ch.1 memiliki frekuensi setengah dari masukan clock, Ch.2 memiliki frekuensi setengah
dari keluaran Ch.1, Ch.3 memiliki frekuensi setengah dari keluaran Ch.2, serta Ch.4
memiliki frekuensi setengah dari keluaran Ch.3, sehingga flip-flop bertindak sebagai
pembagi frekuensi.
3. Pada rangkaian up counter modulus 10 picu tepi negatif menghasilkan data sesudah
pencacah 9 (1001) tidak kembali ke 0 tetapi kembali ke 4 (0100). Hal ini disebabkan
karena IC 7674 ini tidak memiliki 10 status dalam urutan pencacahannya sehingga tidak
cocok untuk merangkai rangkaian counter modulus 10.

H. DAFTAR PUSTAKA

Albert Paul Malvino. Computer Digital Electronic. 1991.

Milman Halkias. Elektronika Terpadu. Penerbit Erlangga. 1985.
Roger L. Tokhem.Prinsip- prinsip Digital. Ed 2. Penerbit Erlangga. 1994.

Sutrisno, Elektronika: Teori dan Penerapannya, Catatan Kuliah Fisika ITB.

I. TUGAS
1.
 Berdasarkan pada percobaan di atas saat Input High maka lampu pada Qo
nyala dan Q1 padam secara bergantian sedangkan saat Input LOW maka lampu
pada Qo padam dan Qnot nyala. Maksud dari peka terhadap transisi turun pada
Qo adalah Q akan berubah keadaan saat terjadi transisi turun karena merupakan
rangkaian yang diberi picu tepi negatif.
2.
 Dalam diagram pewaktuan pada Input menunjukkan pencacah modulus 10
akan dikembalikan ke 0 (0000) setelah pencacahan ke 9. Pada pulsa ke-10 pada
Clock, keluaran pada Qo= LOW, Q1= LOW , Q2= HIGH , Q3= LOW. Hal ini
dapat terjadi karena IC 7673 ini tidak memiliki 10 status dalam urutan
pencacahannya sehingga kurang cocok untuk merangkai rangkaian counter
modulus 10.