Kelompok 6 :
2019
PENDAHULUAN
TUJUAN
1. Mahasiswa dapat mengenal rangkaian dasarFlip-flop
2. Mahasiswa dapat membuat flip-flop dari gerbangdasar
3. Mahasiswa dapat mengukur dan membuktikan flip-flop dari rangkaian
gerbangdasar
4. Mahasiswa dapat mengenal JK FF masukanasinkron
5. Mahasiswa dapat membuat rangkaian counter asinkron (Ripplecounter)
6. Mahasiswa dapat membuat rangkaian Modulo counterasinkron
DASAR TEORI
Flip-flop merupakan rangkaian logika yang dibangun dari gerbang dasar seperti
NAND dan NOR, memiliki dua keluaran yang saling berlawanan (0 dan 1). Keluaran
flip-flop (FF) dipengaruhi oleh keadaan masukannya pada waktu itu. Notasi keluaran
̅ , atau ditandai dengan Q dan Q’.
dari FF biasanya dituliskan Q dan Q
Terdapat dua dasar FF yang dibangun dari gerbang NAND dan gerbang NOR. NAND
gate lactch atau FF yang dibangun dari gerbang NAND seperti ditunjukkan pada
gambar 1, memiliki dua masukan yaitu SET dan CLEAR.
Dalam keadaan normal, semua masukan FF (SET dan CLEAR) berlogik 1. Ketika
̅ . = 1, maka menyebabkan kedua keluaran ini akan
keluaran FF yaitu Q =0 dan Q
menjadi masukan ke dua gerbang NAND yang mengakibatkan keluaran FF akan tetap
(No change). Jadi dalam keadaan semua masukan berlogik 1, maka keluaran FF tidak
berubah, Istilah ini disebut juga memori/ menyimpan.
Ketika masukan SET diberikan logik 0 dan CLEAR berlogik 1, mengakibatkan
keluaran Q di set menjadi logik 1. Sebaliknya ketika masukan CLEAR diberikan
logik 0 dan SET diberikan logik 1, maka keluaran Q akan di clear menjadi 0. Ketika
semua masukan diberikan logik 0, maka keluaran FF menjadi invalid karena semua
keluarannya akan 1 (lihat tabel kebenaran).
FF atau S-R FF adalah SET and CLEAR FF yang dikombinasikan dengan suatu
rangkaian pulse steering yang dikendalikan oleh sebuah clock, seperti ditunjukkan
pada gambar2.
Edge trigger JK FF
D-latch adalah seperti halnya clocked DD FF. Memiliki rangkaian kombinasi NAND
latch atau NAND FF seperti ditunjukkan pada gambar4.
Pada gambar 6 terlihat bahwa keluaran Q dipengaruhi oleh dua masukan asinkron.
Ketika SET/ PRESET diberikan logik rendah, maka keluaran (Q) dari JK FF akan
segera berlogik tinggi tanpa melihat masukan sinkron dari J dan K serta clock yang
diberikan. Begitu halnya ketika masukan CLEAR/ RESET diberikan logik rendah
maka keluaran FF akan langsung berlogik rendah(direset).
COUNTER JK FF
Sama seperti pada up-counter dengan JK FF clock transisi negatif, hitungan counter
akan dimulai dari 0 sampai 15 dan kembali 0 untuk seterusnya menghitung sampai 15
kembali.
MODULOCOUNTER
Ripple counter memiliki batas maksimum dari angka modulo (MOD numbers) yaitu
sama dengan 2N, dimana N adalah jumlah FF yang digunakan. Misal untuk maksimal
Modulo 16 dibutuhkan 4 buah FF. Counter dengan angka modulo dibawah 2 N dapat
dibuat dengan memanfaatkan masukan asinkron dari FF. Modulo counter ini adalah
counter yang dapat diatur pada hitungan akhir tetentu sesuai dengankebutuhan.
Untuk dapat memahami counter MOD ini, berikut gambar 8 diberikan diagram
transisi counter untuk MOD-6.
Pada gambar 9 terlihat bahwa untuk membentuk counter dengan MOD-6 maka
jumlah FF yang dibutuhkan adalah jumlah maksimal hitungan 2N. Nilai maksimal
yang terdekat adalah 8 sehingga jumlah N = 3 (jumlah FF). Dengan menggunakan
masukan asinkron CLEAR maka ketika hitungan 5 menuju 6, masukan CLR akan
mendapat logik rendah, yaitu keluaran gerbang NAND dari masukan Q 2 dan Q1
dalam keadaan 1 1. Keadaan 1 1 ini ditandai sebagai nilai 6, karena berapapun nilai
Q0 tidak akan berpengaruh. Dengan mereset semua FF, maka setelah hitungan ke 5,
counter akan memulai lagi dari hitungan awal yaitu 0 seperti ditunjukkan pada
gambar 8 diagram waktu counter MOD-6.
Alat dan Bahan
e. Amati keluaran pada rangkaian FF dan catat hasil pengukuran ke dalam tabel1.
Tabel 1. Hasil pengukuran pada rangkaian FF gerbangNAND
SET CLEAR OUTPUT Ket
1 1
0 1
1 0
*LED menyala logik 1 ; LED pada logik0
f. Buatlah percobaan rangkaian seperti gambar 12. Gunakan Resistor 1 k, saklar push
button, IC 74LS76A, resistor 330 Ω, danLED
g. Tekan dan lepas saklar push button terus menerus dengan durasi 1 detik. Amati
keluaran pada rangkaian FF dan tuliskan hasil pengamatansaudara
h. Buat rangkaian counter menggunakan IC 74LS76A (JK FF) seperti ditunjukkan
pada Gambar13.
i. Tekan dan lepas saklar push button terus menerus dan amati hasil keluaran pada
LED. Catat hasil dari pengamatan saudara, apakah rangkaian tersebut
membuktikan counter tiga bit yang menghitung dari 1 s.d 8 dan kembali ke0??
j. Buatlah percobaan seperti gambar 14. Counter modulo6.
Tekan dan lepas saklar push button terus menerus dan amati hasil keluaran pada LED. Catat
hasil dari pengamatan saudara, apakah rangkaian
Hasil Percobaan
a. Tabel 1.1 Hasil pengukuran pada rangkaian FF gerbang NAND
OUTPU
Set Clear T Ket
Q = 0, LED Q mati,
1 1 1,914 LED Q nyala
0 0 No Change
Semua LED mati
LED Q nyala
1 0 1
0 1 0
LED Q mati
1 1 Toggle LED Q nyala
Pembahasan
Yang ketiga adalah percobaan rangkaian counter, dalam percobaan ini semua LED
menyala yang disebabkan kemungkinan kerusakan pada IC yang digunakan atau dapat
disebabkan pula oleh komponen - komponen yang sudah tidak berfungsi dengan baik.
Sama halnya dengan perobaan ke tiga, pada percobaan ke empat juga mengalami hal
yang sama, semua lampu menyala yang disebabkan kebocoran pada IC yang digunakan dan
mungkin pula tidak berfungsinya secara baik drai komponen – komponen yang dipakai.
Jawab :
Ketika Set maka akan menghasilkan nilai 1, lalu menuju kegerbang NOR
nilai outputnya adalah 0, sehingga Q=0. Lalu outputnya Q=0 turun sehingga
masukke gerbang NOR yang ada di bawah. Ketika Preset maka nilainya
menjadi 1. Jadi gerbang NOR yang ada di bawah akan bernilai 1 dan 0
sehingga menghasilkan Q=1. Jika hasil gerbang NOR yang bawah masuk lagi
kegerbang NOR yang atas, maka akan berlawanan (Flip Flop).
2. Gambarkan diagram waktu keluaran Q dari D-Latch gambar16.
Jawab :
Kesimpulan
1. Ketika set dan clear diinputkan 1 maka akan bernilai tetap dan lampu akan
menyala. Jika diberikan 0 pada set dan clear = 1 maka Q akan menyala dan ketika
set = 1 dan clear = 0 maka Q akan mati dan Q akan menyala.
2. JK flip flop Clock merupakan rangkaian yang memiliki prinsip kerja dengan
menambahkan clock ( pengatur sinyal) untuk menentukan berubah tidaknya
output dari Clock. Ketika set = 0 dan clear = 0 maka tidak akan terjadi perubahan
atau dapat dikatakan pula no change. Jika set dan clear adalah 1 maka semua LED
akan menyala.
https://youtu.be/sdpV7s6uvOk