LAPORAN PRAKTIK TEKNIK DIGITAL

LATCH PENAHAN/PENGUNCI) dan RS FLIP-FLOP

DOSEN PENGAMPU : BEKTI WULANDARI

Disusun Oleh
Seto Apriawan
21520241012

Prodi Pendidikan Teknik Informatika 2021

MODUL

LATCH (PENAHAN/PENGUNCI)

I. TUJUAN PERCOBAAN :
1. Memahami kerja rangkaian Latch yang tersusun dari gerbang NAND
2. Memahami kerja rangkaian Latch yang tersusun dari gerbang NOR
II. PENDAHULUAN
1. NAND GATE LATCH
Rangkaian dasar Flip-Flop dapat disusun dari dua buah NAND gate atau NOR
gate. Apabila disusun dari NAND gate, disebut dengan NAND gate latch atau
secara sederhana disebut latch, seperti ditunjukkan pada gambar 7.1 (a). Dua
buah NAND gate disilangkan antara output NAND gate-1 dihubungkan
dengan salah satu input NAND gate-2, dan sebaliknya. Output gate (output
latch) diberi nama Q dan Q’. Pada kondisi normal kedua output tersebut saling
berlawanan. Input latch diberi nama SET dan RESET.
Gambar 7.1 (b) menunjukkan symbol dari NAND gate latch.

Gambar 7.1 NAND gate Latch

Tabel kebenaran :

Ikhtisar dari NAND gate latch :

1. SET = 0, RESET = 1 selalu menghasilkan Q = 1. Tanpa mempedulikan
keadaan output FF sebelumnya. Ini disebut dengan mengeset atau stting
FF pada eadaan 1 atau keadaan tinggi.

1
 2. SET =1, RESET = 0 selalu menghasilkan Q = 0, tanpa mempedulikan
keadaan output FF sebelumnya. Ini disebut dengan mereset FF pada
keadaan atau keadaan rendah.
3. SET = 1, RESET = 1 tidak mempengaruhi keadaan FF, FF tetap berada
pada keadaan sebelumnya.
4. SET =0, RESET = 0 adalah keadaan tak tentu dan tidak seharusnya
digunakan.
2. NOR GATE LATCH
Dua buah NOR gate yang saling disilangkan dikenal sebagai NOR gate latch,
dengan dua buah output Q dan Q’ yang saling berlawanan serta dua buah input
SET dan RESET, seperti ditunjukkan pada gambar 7.2. Jika logika 1 diberikan
pada input S, maka kondisi ini menyebabkan FF di set ke 1 (Q=1). Jika logika
1 diberikan ke input R, maka kondisi ini menyebabkan FF di reset ke 0 (Q=0).

Gambar 7.2 NOR gate latch

Tabel Kebenaran

Ikhtisar dari NOR gate Latch :

1. SET = 1, RESET = 0 selalu menghasilkan Q = 1, tanpa mempedulikan
keadaan output FF sebelumnya. Ini disebut mengeset atau Stting FF pada
keadaan 1 atau keadaan tinggi.

2
 2. SET = 0, RESET = 1 selalu menghasilkan Q = 0, tanpa mempedulikan
keadaan output FF sebelumnya. Ini disebut mereset FF pada keadaan 0
atau keadaan rendah.
3. SET = 0, dan RESET = 0 tidak mempengaruhi keadaan FF, FF tetap
berada pada keadaan sebelumnya.
4. SET = 1, RESET = 1 adalah keadaan tak menentu dan tidak seharusnya
digunakan.
5. Harga 1 pada SET atau RESET, yang digunakan untuk mengubah keadaan
FF, dapat merupakan suatu tegangan DC atau pulsa sesaat.
III. ALAT DAN BAHAN PERCOBAAN
1. Digital Trainer
2. IC TTL tipe : SN 7400(NAND Gate)
3. IC TTL tipe : SN 7402 (NOR Gate)
4. Tools kit
IV. LANGKAH PERCOBAAN
1. Buatlah rangkaian seperti pada gambar 7.1 (a)
2. Berilah input Set (s) dan Reset (r) dengan menggunakan input logic pada
digital trainer.
3. Amati dan catat logika Q dan Q’ untuk setiap perubahan input.
4. Catat hasilnya pada table percobaan

SET RESET Keluaran FF

Q Q`
1 1
0 1
1 0
0 0
5. Ulangi Langkah 1-4 untuk gambar 7.2 (a)
V. PERTANYAAN DAN TUGAS
1. Buatlah kesimpulan dari percobaan yang telah dilakukan
2. Jelaskan kerja dari rangkaian Latch
3. Jelaskan perbedaan antara NAND latch dengan NOR latch

3
VI. HASIL PERCOBAAN
1. NAND LATCH
Rangkaian :

Tabel Kebenaran :

SET RESET Keluaran FF

Q Q`
1 1 0 1
0 1 1 0
1 0 0 1
0 0 1 1
2. NOR Latch
Rangkaian :

Tabel Kebenaran :

SET RESET Keluaran FF

Q Q`
1 1 0 0

4
0 1 0 1
1 0 1 0
0 0 1 0

5
VII. KESIMPULAN dan JAWABAN
A. Kesimpulan
1. NAND LATCH dan NOR LATCH memiliki keadaan tak tentu (NOT
USE) yang mana pada NAND Latch terjadi apabila kedua input(Set dan
Reset) berlogic 0 dan menghasilkan output berupa Q = 1 dan Q’ = 1,
sedangkan pada NOR Latch terjadi apabila kedua input (Set dan Reset)
berlogic 1 dan menghasilkan output berupa Q = 0 dan Q’ = 0. Keadaan ini
tidak seharusnya digunakan karena seharusnya Q ≠ Q’.
2. NAND Latch dan NOR Latch memiliki keadaan tetap (MEMORY) yang
mana pada NAND Latch terjadi apabila kedua input (Set dan Reset)
berlogic 1 dan menghasilkan output yang sama dengan keadaan FF
sebelumnya, sedangkan pada NOR Latch terjadi apabila kedua input (Set
dan Reset) berlogic 0 dan menghasilkan output yang sama dengan keadaan
FF sebelumnya.
B. Cara kerja rangkaian Latch
Rangkaian Latch disusun oleh dua buah gerbang , dua gerbang NAND atau
dua gerbang NOR yang disilangkan. Setiap gerbang memiliki 2 macam input
yang salah satunya ialah output dari gerbang yang lain. Sedangkan input lainya
merupakan SET dan RESET. Out put dari Latch merupakan Q dan Q’.
C. Perbedaan NAND Latch dan NOR Latch
1. Keadaan tidak tentu
Pada NAND Latch keadaan tidak tentu terjadi apabila SET dan RESET
ber logic 0, sedangkan pada NOR Latch keadaan tidak tentu terjadi
apabila SET dan RESET berlogic 1.
2. Keadaan Tetap (MEMORY) .
Pada NAND Latch keadaan tetap terjadi apabila SET dan RESET ber
logic 1, sedangkan pada NOR Latch keadaan tetap terjadi apabila SET dan
RESET berlogic 0.

6
7
 MODUL
CLOCKED R-S FLIP FLOP
I. TUJUAN PERCOBAAN
Praktikan diharapkan dapat memahami cara kerja rangkaian Clocked R-S Flip-
Flop dari NAND gate dan NOR gate.
II. PENDAHULUAN
1. Clocked RS Flip-Flop dengan NOR Gate
Clocked RS Flip-Flop merupakan suatu latch yang dilengkapi dengan sebuah
terminal untuk pulsa clock. Pulsa clock tersebut akan mengatur keadaan SET
ataupun RESET dari Flip-Flop ini, yang juga tergantung dari keadaan logik
pada terminal-terminal input R dan S nya.
Apabila pulsa clock berada pada keadaan logik 0, maka perubahan keadaan
logik pada terminal input R dan S tidak akan mengakibatkan perubahan pada
output Q dan Q’.
Tetapi bila pulsa clock berada pada keadaan logik 1, maka perubahan-
perubahan pada input R dan S akan mengakibatkan perubahan pada ouput Q
dan Q’. Perubahan tersebut sesuai dengan sifat latch pembentuknya.
Clocked RS Flip-Flop akan berada pada keadaan SET (Q=1) bila pulsa clock
berada pada keadaan 1 dan input S juga berada pada keadaan logik 1.
Sedangkan keadaan RESET (Q=0) akan terjadi jika pulsa clock berada pada
keadaan logik 1 dan input R juga berada pada keadaan logik 1.

2. Clocked RS Flip-Flop dengan NAND Gate

Selain dengan menggunakan NOR gate, Clocked RS Flip-Flop juga dapat
dibentuk dengan menggunakan NAND gate. Clocked RS Flip-Flop Modul 7.
Latch (Penahan/Pengunci) Page 30 akan berada pada keadaan SET (Q=1) bila
pulsa clock berada pada keadaan 1 dan input S juga berada pada keadaan logik
1. Sedangkan keadaan RESET (Q=0) akan terjadi jika pulsa clock berada pada
keadaan logik 1 dan input R juga berada pada keadaan logik 1.

III. ALAT DAN BAHAN YANG DIPERLUKAN

1. Digital Trainer
2. IC 7400 (NAND gate)
3. IC 7402 (NOR gate)
4. IC 7404 (NOT gate)

IV. Prosedur percobaan :

1. Buatlah rangkaian seperti pada gambar 9.1.

8
 Gambar 9.1 Clocked RS Flip-Flop dengan NAND gate
2. Hubungkan terminal input S, R dan Clock ke unit input yang ada pada trainer
digital.
3. Periksa Kembali semua rangkaian, jika sudah benar nyalakan power supply
4. Berikanlah masukan logic seperti pada table ke terminal input S, R dan Clock.
Catat kondisi Outputnya.
5. Matikan power supply.

INPUT OUTPUT
S R CLOCK Q Q’
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0 0 0
0 0 1
0 1 0
0 1 1
6. Buatlah rangkaian seperti pada gambar 9.2

Gambar 9.2 Clocked RS Flip-Flop dengan NOR gate

7. Hubungkan terminal input S, R dan Clock ke unit input yang ada pada trainer
digital.
8. Periksa Kembali semua rangkaian, jika sudah benar nyalakan power supply

9
 9. Berikanlah masukan logic seperti pada table ke terminal input S, R dan Clock.
Catat kondisi Outputnya.
10. Matikan power supply.

V. PERTANYAAN DAN TUGAS

1. Terangkan cara kerja rangkaian flip-flop diatas
2. Jelaskan perbedaan yang terdaat diantara rangkaian clocked RS Flip-Flop
dengan RS Flip-Flop biasa.
3. Kesimpulan apa yang dapat diambil dari percobaan diatas.

VI. HASIL PERCOBAAN

a. Clocked RS Flip-Flop NAND Gate
Rangkaian :

Tabel Kebenaran :
INPUT OUTPUT
S R CLOCK Q Q’
0 0 0 0 1
0 0 1 0 1
0 1 0 0 1
0 1 1 0 1
1 0 0 1 0
1 0 1 1 0
1 1 0 1 0
1 1 1 1 1
0 0 0 0 1
0 0 1 0 1
0 1 0 0 1
0 1 1 0 1

b. Clocked RS Flip-Flop NOR Gate

Rangkaian :

10
 Tabel Kebenaran :

INPUT OUTPUT
S R CLOCK Q Q’
0 0 0 0 1
0 0 1 0 0
0 1 0 0 1
0 1 1 0 1
1 0 0 1 0
1 0 1 1 0
1 1 0 1 0
1 1 1 1 0
0 0 0 0 1
0 0 1 0 0
0 1 0 0 1
0 1 1 0 1

VII. Jawaban dan Kesimpulan

1. Cara kerja Clocked RS Flip-Flop
Clocked RS Flip-Flop NAND gate dan Clocked RS Flip-Flop NOR
gate secara berurutan cara kerjanya sama dengan NAND Latch dan juga NOR
Latch. Pada dasar nya Clocked RS Flip-Flop merupakan Latch yang diberi
tambahan terminal untuk pulsa clock.
Clock sendiri mengatur perubahan input (SET RESET) dari Flip-Flop.
Apabila Clock berlogic 0 maka perubahan pada input baik SET maupun
RESET tidak akan mempengaruhi perubahan outputnya (Q dan Q’) atau dapat
dibilang tidak berubah. Namun apabila Clock berlogic 1 maka perubahan pada
SET dan RESET mempengaruhi perubahan output (Q dan Q’) pada output
dengan Sifat perubahan yang sama dengan Latch nya ( Clocked RS Flip-Flop
NAND sama dengan NAND latch, Clocked RS Flip-Flop NOR sama dengan
NOR latch).
2. Perbedaan
Perbedaan anatara Clocked Flip-Flop dengan Flip-flop biasa adalah adanya
Clock yang mempengaruhi perubahan output pada Clocked Flip-flop.

11