LABORATORIUM

ELEKTRONIKA DIGITAL DAN

MIKROKONTROLER
SEMESTER GANJIL 2018/2019
“ FLIP – FLOP ”

OLEH :
AHMAD RASUL WARTA

321 17 029

PROGRAM STUDI DIII TEKNIK LISTRIK

JURUSAN TEKNIK ELEKTRO
POLITEKNIK NEGERI UJUNG PANDANG
MAKASSAR
2018
 FLIP-FLOP
I. TUJUAN
Setelah percobaan, praktikan diharapkan dapat :
- Membuat rangkaian flip-flop RS, flip-flop RS “Clock” dan flip-flop JK,
- Menyelidiki cara kerja ketiga flip-flop tersebut,
- Menyusun tabel kebenarannya,
- Menggambarkan bentuk gelombang output-input

II. TEORI DASAR

A. Pengertian Flip-flop
Rangkaian Flip Flop merupakan rangkaian yg memakai trigger, karenanya
akan menghasilkan angka logic berupa 1 dan 0 disaat keluarnya. Keadaan ini terjadi
karena pengaruh apabila keduanya ataupun salah satu dari angka tersebut dimasukkan.
Kapasiatasnya sendiri adalah satu bit. Namun hal ini hanya berlaku apabila salah satu
dr daya mereka masing terhubung ataupun terpasang. Rangkaian Flip Flop bila
dibandingkan dengan fungsi dari gerbang logic dasar serta kombinasi adalah sangat
jauh berbeda. Penyebabnya adalah karena keluaran dr flip flop itu sering menggantung
di keadaan awal. Keadaan ini dapat juga bisa menjadikan keluarannya menjadi kondisi
memory atau tidak berubah keluarannya. Nah inilah yang menjadi penyebab kenapa
flip flop itu lebih sering dipakai untuk elemen memori.
Prinsip kerja dari rangkaian flip flop dibandingkan dengan prinsip dari
kerja transistor sebagai saklar adalah sama, yaitu apabila rangkaiannya diberi tegangan
maka salah satu dari kondisi transistornya menjadi hidup. Keadaan ini pula memiliki
ketergantungan kepada kapasitor yang memiliki ketinggian muatan yang lebih jika
dibandingkan dengan komponen lainnya. Bila lebih diperinci lagi, sebuah kapasitor
yang ketinggian muatannya lebih akan menyebabkan lepasnya muatan listrik lebih
dulu kemudian terjadi hubungan antara kaki transistor dengan kapasitor yg kondisinya
sedang on.
Untuk merubah memory yg ada pada flip flop, kita harus memberikan clock
pada masukannya. Rangkaian dasar yg berupa latch lah yang sebenarnya menjadi
penyusun flip flop. Untuk jenis latch yg digunakan adalah memakai jenis latch – RS.
Jenis latch tersebut digunakan karena bisa dibentuk dr gerbang logic NOR dan NAND.
Berbeda dengan fungsi awalnya yg sangat tergantung dengan kondisi tertentu.
Keadaan ini juga yg mengakibatkan tidak berubahnya keluaran.
Semua transistor yg keadaannya masih on menjadikan kapasitor tersambung
dengan kaki kolektron dan akhirnya diisi dengan muatan. Namun bila hanya salah satu
transistor saja yang on, maka transistor lainnya akan menjadi off. Reaksi tersebut akan
terus menerus terjadi dengan berganti-gantian yang menyebabkan aliran lampu yang
menyala, yang kita sebut sebagai rangkaian flip flop.
Sebuah flip-flop merupakan multivibrator-dwistabil. Sirkuit dapat dibuat untuk
mengubah arus dengan sinyal yang dimasukkan pada satu atau lebih input kontrol dan
akan memiliki satu atau dua output. Ini merupakan elemen penyimpanan dasar
pada Logika Sekuensial. Flip-flop dan latch merupakan bangunan penting dalam
sistem elektronik digital yang digunakan pada komputer, komunikasi dan tipe lain dari
sistem.
Flip-flop dan latch digunakan sebagai elemen penyimpan data, seperti
penyimpan data yang dapat digunakan untuk menyimpan memori, seperti sirkuit yang
dijelaskan pada logika sekuensial. Ketika menggunakan Read-only Memory, output
dan keadaan selanjutnya tidak hanya bergantung pada input awalnya saja, namun pula
pada keadaan yang sekarang. Flip-flops juga dapat digunakan untuk menghitung detak,
dan untuk mengsinkronisasikan input signal waktu variable untuk beberapa signal
waktu yang direferensi.

B. Fungsi Flip-flop
1. Penyimpan data informasi 1 bit biner
2. Mencacah pulsa
3. Menahan atau mengingat pulsa trigger
4. Menyerempakkan operasi aritmatika
5. Menghitung detak dan untuk mengsinkronisasikan input sinyal waktuvariabel
untuk beberapa sinyal waktu yang direferensi
C. Prinsip Kerja Flip-flop
 Jika clock bernilai rendah (0) maka flip-flop J-K master akan tidak aktif,tetapi
karena input clock flip-flop J-K slave merupakan komplemen dariclock flip-
flop master maka flip-flop slave menjadi aktif, dan outputnyamengikuti output
flip-flop J-K master.
 Jika clock bernilai tinggi (1), flip-flop master aktif sehinga
outputnyatergantung pada input J dan K, pada sisi lain flip-flop slave menjadi
tidakaktif karena clock pemicunya bernilai rendah (0).
 Pada saat sinyal detak berada pada tingkat tinggi, master-nya yang aktif
danslave-nya tidak aktif.
 Pada saat sinyal detak berada pada tingkat rendah, master-nya yang tidakaktif
dan slave-nya yang aktif.
 Jika input J diberikan bersama-sama dengan tepi naik pulsa pemicu, flip-flop
master akan bekerja terlebih dahulu memantapkan inputnya selamamunculnya
tepi naik sampai clock bernilai rendah (0).
 Setelah clock bernilai rendah (0),flip-flop master akan tidak aktif dan flip-flop
slave bekerja menstransfer keadaan output flip-flopmaster keoutputflip-flop
slave yang merupakan output flip-flop secara keseluruhan.

D. Macam-Macam Flip-Flop
1. RS Flip-flop
RS Flip-flop yaitu rangkaian flip-flop yang mempunyai 2 jalan keluar Q dan Q’.
Simbol-simbol yang ada pada jalan keluar selalu berlawanan satu dengan yang lain.
RS flip-flop adalah flip-flop dasar yang memiliki 2 masukan yaitu R (reset) dan S (set).
RS Flip-Flop dapat disusun dari dua gerbang NAND dan dua gerbang NOR. Berikut
merupakan rangkaian Flip-flop dengan menggunakan gerbang NAND dan
menggunakan gerbang NOR, perbedaan dari kedua Flip-flop adalah pada NAND tidak
diijinkan adanya Set = 0 dan Reset = 0, pada NOR tidak diijinkan adanya Set = 1 dan
Reset = 1. Pada Flip-flop kondisi yang diinginkan adalah antara kedua output selalu
memiliki nilai biner yang berlawanan, yaitu Q = 1 maka Q = 0 atau sebaliknya Q = 0
maka Q = 1 dengan demikian nilai biner dapat dipegang. Bergulingnya nilai 0 ke 1
atau 1 ke 0 pada output Flip-flop adalah berdasar Set dan Reset yang diberikan pada
input.
R
Q1

Q2
S

Gambar 2.1. Flip-flop RS

Input Output

S R Q Q

0 0 Tidak boleh Tidak boleh

0 1 0 1
1 0 1 0
1 1 memegang memegang
Tabel 2.1. Tabel kebenaran flip-flop RS

2. Clocked RS flip-flop
Clock RS flip-flop adalah clocked RS-FF yang dilengkapi dengan sebuah
terminal pulsa clock. Pulsa clock ini berfungsi mengatur keadaan Set dan Reset. Bila
pulsa clock berlogik 0, maka perubahan logik pada input R dan S tidak akan
mengakibatkan perubahan pada output Q dan Qnot. Akan tetapi apabila pulsa clock
berlogik 1, maka perubahan pada input R dan S dapat mengakibatkan perubahan pada
output Q dan Q not.

A
Q1

Cp

Q2
S

Gambar 2.2 Clocked RS flip-flop

 Input Output
Ket.
Cp R S Q1 Q2

0 0 0 Q1 Q2 Memory

0 1 0 Q1 Q2 Memory

0 0 1 Q1 Q2 Memory

0 1 1 Q1 Q2 Memory

1 0 0 Q1 Q2 Memory

1 1 0 0 1 Reset

1 0 1 1 0 Set

1 1 1 1 1 Forbidden

Tabel 2.2 Tabel kebenaran clocked RS flip-flop

3. JK Flip-Flop
K flip-flop sering disebut dengan JK FF induk hamba atau Master Slave JK FF
karena terdiri dari dua buah flip-flop, yaitu Master FF dan Slave FF. Master Slave JK
FF ini memiliki 3 buah terminal input yaitu J, K dan Clock. Sedangkan IC yang dipakai
untuk menyusun JK FF adalah tipe 7473 yang mempunyai 2 buah JK flip-flop dimana
lay outnya dapat dilihat pada Vodemaccum IC (Data bookc IC). Kelebihan JK FF
terhadap FF sebelumnya yaitu JK FF tidak mempunyai kondisi terlarang artinya
berapapun input yang diberikan asal ada clock maka akan terjadi perubahan pada
output.

J Q1

Cp

Q2
K
 Gambar 2.3 JK Flip-flop

Input Output
KET
Cp J K Q1 Q2’
0 0 0 Q1 Q2’ Memory

0 0 1 Q1 Q2’ Memory

0 1 0 Q1 Q2’ Memory

0 1 1 Q1 Q2’ Memory

1 0 0 Q1 Q2’ Memory

1 0 1 0 1 Reset

1 1 0 1 0 Set

1 1 1 1 1 Forbidden

Tabel 2.3 Tabel kebenaran JK Flip-flop

III. ALAT/BAHAN
1. Papan percobaan dasar-dasar logika
2. Modul terminal IC
3. Power supply DC : 15 V
4. Kabel penghubung secukupnya

IV. LANGKAH KERJA

1. Membuat rangkaian seperti gambar dibawah ini dengan menggunakan LED
sebagai penunjukan keluarannya.
2. Mengamati cara kerjanya dan melengkapi tabel data percobaan untuk
masing-masing flip-flop.
 R
Q1

Q2
S

Gambar 1. Flip-flop RS
A
Q1

Cp

Q2
S

Gambar 2. Flip-flop RS “Clock”

J Q1

Cp

Q2
K

Gambar 3. Flip-flop JK
VI. DATA PERCOBAAN
S R Q1 Q2’
0 0 1 1
0 1 0 1
1 0 1 0
1 1 1 0
Tabel 5.1 Tabel kebenaran hasil praktikum Flip-flop RS

Cp S R Q1 Q2’
0 0 0 1 0
0 0 1 1 0
0 1 0 1 0
0 1 1 1 0
1 0 0 1 0
1 0 1 0 1
1 1 0 1 0
1 1 1 1 1
Tabel 5.2 Tabel Kebenaran hasil praktikum Flip-flip RS “Clock”

Cp J K Q1 Q2’
0 0 0 0 1
0 0 1 0 1
0 1 0 0 1
0 1 1 0 1
1 0 0 0 1
1 0 1 0 1
1 1 0 1 0
1 1 1 1 1
Tabel 5.3 Tabel Kebenaran hasil praktikum Flip-flop JK
VI. ANALISIS DATA

6.1 Percobaan I (Flip flop RS)

R
S Q1

Q2'

Gambar 6.1 Rangkaian IC percobaan Flip flop RS

Pada percobaan ini menggunakan konsep rangkaian elektronika digital

sekuensial asinkron dimana output tidak hanya bergantung dari inputannya, akan tetapi
juga bergantung dari output sebelumnya dimana output sebelumnya berubah-ubah
terhadap inputan sebelumnya. Percobaan flip-flop ini menggunakan dua NAND gate
dengan dua buah inputan dan dengan empat kondisi keluaran(2n = 22 = 4).

Tabel 6.1 Kebenaran Flip-flop RS

Input Output
Q1 Q2’ Ket.
R S
Praktik Teori Praktik Teori
0 0 1 1 1 1 Forbidden
1 0 0 0 1 1 Reset
0 1 1 1 0 0 Set
1 1 1 Q1 0 Q2’ Memory
6.1.1 Kondisi 1

R
0 1 Q1
1

0 Q2'
S 1
0

Gambar 6.2 Kondisi 1 Flip flop RS

Jika dimisalkan informasi yang tersimpan di output gerbang NAND pertama

berlogika high (1), maka output yang tersimpan di gerbang NAND kedua pasti
berlogika low (0). Dimana prinsip flip-flop ini menyimpan informasi sebesar 1 bit.
Ketika inputan R dan S berlogika low ( 0 ), maka kedua outputnya akan berlogika high
( 1 ) yang artinya kedua LED menyala secara bersamaaan. Hal ini karena masing-
masing inputan ke gerbang NAND salah satunya berasal dari output sebelumnya (Qs)
yang saling berkomplemen secara menyilang. Kondisi pertama ini disebut kondisi tak
diinginkan atau kondisi forbidden, karena tidak sesuai dengan prinsip kerja flip-flop
yang diinginkan dimana seharusnya lampu LED menyala secara bergantian.

6.1.2 Kondisi 2

R
0 1 Q1
1

0 Q2'
S 0
1

Gambar 6.3 Kondisi 2 Flip flop RS

Jika dimisalkan informasi yang tersimpan di output gerbang NAND pertama

berlogika high (1), maka output yang tersimpan di gerbang NAND kedua pasti
berlogika low (0). Dimana prinsip flip-flop ini menyimpan informasi sebesar 1 bit.
Ketika inputan R berlogika low (0) dan S berlogika high(1), maka kedua input
berturut-turut akan berlogika high (Q1 = 1) dan berlogika low (Q2’ = 0). Hal ini karena
masing-masing inputan ke gerbang NAND salah satunya berasal dari output
sebelumnya (Qs) yang saling berkomplemen secara menyilang. Dimana Qs1 (1) akan
menjadi input gerbang NAND kedua dan Qs2 (0)menjadi alah satu inputan dari gerbang
NAND pertama. Sehingga Q1 berlogika high (1) dan Q2’ belogika low (0). Kondisi ini
disebut dengan kondisi set flip-flop.

6.1.3 Kondisi 3

R
1 0 Q1
0

1 Q2'
S 1
0

Gambar 6.4 Kondisi 3 Flip flop RS

Jika dimisalkan informasi yang tersimpan di output gerbang NAND pertama

berlogika low (0), maka output yang tersimpan di gerbang NAND kedua pasti berlogika
high (1). Dimana prinsip flip-flop ini menyimpan informasi sebesar 1 bit. Ketika
inputan R berlogika high(1) dan S berlogika low (0), maka kedua input berturut-turut
akan berlogika low (Q1 = 0) dan berlogika high (Q2’ = 1). Hal ini karena masing-
masing inputan ke gerbang NAND salah satunya berasal dari output sebelumnya (Qs)
yang saling berkomplemen secara menyilang. Dimana Qs1 (0) akan menjadi input
gerbang NAND kedua dan Qs2 (1)menjadi alah satu inputan dari gerbang NAND
pertama. Sehingga Q1 berlogika low(0) dan Q2’ belogika high (1). Kondisi ini disebut
kondisi dengan kondisi set flip-flop. Kondisi ini disebut dengan kondisi reset flip-flop.

6.1.4 Kondisi 4

R
R
1 1 Q1
1 0 Q1
1 0

0 Q2' 1 Q2'
S 0 S 1
1 1

Gambar 6.5 Kondisi 4 Flip flop RS

 Jika dimisalkan informasi yang tersimpan di output gerbang NAND pertama
berlogika low (0), maka output yang tersimpan di gerbang NAND kedua pasti berlogika
high (1). Dimana prinsip flip-flop ini menyimpan informasi sebesar 1 bit. Ketika
inputan R dan S berlogika high ( 1 ), maka kedua outputnya akan berlogika high sama
dengan kondisi terakhirnya. Hal ini karena masing-masing inputan ke gerbang NAND
salah satunya berasal dari output sebelumnya (Qs) yang saling berkomplemen secara
menyilang. Kondisi ini disebut kondisi memory, sebab keluarannya persis sama
dengan kondisi terakhirnya (Q1new = Q1old dan Q2’new = Q2’old).

1
R
0
1
S
0
1
Q1
0
1
Q2'
0

Gambar 6.6 Diagram Output Input Flip flop RS

Dari diagram diatas, dapat dilihat bahwa rangkaian flip flop RS hanya dapat
bekerja ketika salah satu dari kedua input memiliki logika yang berbeda. Jika ia berada
pada kondisi R=0 dan S=0 maka kedua LED akan langsung menyala secara
bersamaan. Kondisi ini tentu tidak sesuai dengan prinsip yang diinginkan. Adapun saat
S dan R berlogika high (1) maka tidak terjadi perubahan level sehingga keadaan itu
sama dengan keadaan terakhirnya.
6.2 Percobaan II (Flip flop RS Clock)

Q1

Q2'

S
Cp
R

Gambar 6.7 Rangkaian IC percobaan Flip flop RS Clock

Pada percobaan ini menggunakan konsep rangkaian elektronika digital

sekuensial sinkron dimana output tidak hanya bergantung dari inputannya, akan tetapi
juga bergantung dari output sebelumnya dimana output sebelumnya berubah-ubah
terhadap clock atau pendetak pulsanya. Percobaan ini hampir sama dengan percobaan
pertama (RS flip-flop), hanya saja inputannya menjadi tiga dengan jumlah gerbang
NAND sebanyak empat dengan kemungkinan output sebanyak delapan kondisi (2n =
23 = 8).

Tabel 6.2 Kebenaran Flip-flop RS Clock

Input Output
Q1 Q2’ Ket.
Cp R S
Praktik Teori Praktik Teori
0 0 0 1 Q1 Q2’ 0 Memory
0 1 0 1 Q1 Q2’ 0 Memory
0 0 1 1 Q1 Q2’ 0 Memory
0 1 1 1 Q1 Q2’ 0 Memory
1 0 0 1 Q1 Q2’ 0 Memory
1 1 0 0 0 1 1 Reset
1 0 1 1 1 0 0 Set
1 1 1 1 1 1 1 Forbidden
6.2.1 Kondisi 1

S
0,0,1,1
0 Q1
1 Q1

Cp
0,0,0,0

Q2'
R 2 1
Q2'
0,1,0,1

(a)Clock berlogika low

S
0
1 Q1
Q1

Cp
1

Q2'
Q2'
R 0
0

(b)Clock berlogika high

Gambar 6.8 Kondisi 1 Percobaan Flip flop RS Clock

Jika dimisalkan informasi yang tersimpan di output gerbang NAND pertama

berlogika low (0), maka output yang tersimpan di gerbang NAND kedua pasti berlogika
high (1). Dimana prinsip flip-flop ini menyimpan informasi sebesar 1 bit. Ketika
inputan R berturut turut berlogika 0101 dan inputan S berturut-turut 0011. Clock
sendiri berlogika 0000, sehingga kedua outputnya berlogika sama dengan kondisi
output terakhirnya. Pada keadaaan ini pendetak belum difungsikan sehingga informasi
yang tersimpan di gerbang NAND 1 dan NAND 2 sama dengan kondisi terakhirnya.
Kondisi ini disebut dengan kondisi memory dimana Q1new = Q1old dan Q2’new = Q2’old.

Adapun ketika clock berdetak maka informasi di gerbang NAND 1 dan NAND
2 akan berubah karena adanya aktifitas pendetak. Akan tetapi logika keluarannya akan
tetap berlogika sama dengan logika terakhirnya atau tetap bersifat memory sebab
logika di R dan S bernilai low (0), sehingga tidak terjadi perubahan.
6.2.2 Kondisi 2

S
1
1 Q1
1

Cp
1

Q2'
0
R 0
0

Gambar 6.9 Kondisi 2 Percobaan Flip flop RS Clock

Jika dimisalkan informasi yang tersimpan di output gerbang NAND pertama

berlogika high (1), maka output yang tersimpan di gerbang NAND kedua pasti
berlogika low (0). Dimana prinsip flip-flop ini menyimpan informasi sebesar 1 bit.
Ketika inputan R berlogika low (0) dan S berlogika high(1), maka kedua input
berturut-turut akan berlogika high (Q1 = 1) dan berlogika low (Q2’ = 0). Hal ini karena
masing-masing inputan ke gerbang NAND 1 dan NAND 2 salah satunya berasal dari
output sebelumnya (Qs) yang saling berkomplemen secara menyilang. Dimana Qs1 (1)
akan menjadi input gerbang NAND kedua dan Qs2 (0)menjadi alah satu inputan dari
gerbang NAND pertama. Sedangkan inputan lainnya berasal dari keluaran gerbang
NAND sebelumnya yang bergantung pada inputan R (0), S (1) dan Cp (1). Sehingga
Q1 berlogika high (1) dan Q2’ belogika low (0). Kondisi ini disebut dengan kondisi
set flip-flop. Dimana clock menjadi input utama dalam mengubah keadaan gerbang,
sedangkan input R dan S berfungsi sebagai pengontrol sampingan.

6.2.3 Kondisi 3

S 1
0
0 Q1
0

Cp
1

Q2'
0 1
R 1
1

Gambar 6.10 Kondisi 3 Percobaan Flip flop RS Clock

Jika dimisalkan informasi yang tersimpan di output gerbang NAND pertama

berlogika low (0), maka output yang tersimpan di gerbang NAND kedua pasti berlogika
high (1). Dimana prinsip flip-flop ini menyimpan informasi sebesar 1 bit. Ketika
inputan R berlogika high (1) dan S berlogika low (0) maka kedua input berturut-turut
akan berlogika low (Q1 = 0) dan berlogika high (Q2’ = 1). Hal ini karena masing-
masing inputan ke gerbang NAND 1 dan NAND 2 salah satunya berasal dari output
sebelumnya (Qs) yang saling berkomplemen secara menyilang. Dimana Qs1 (1) akan
menjadi input gerbang NAND kedua dan Qs2 (0)menjadi alah satu inputan dari gerbang
NAND pertama. Sedangkan inputan lainnya berasal dari keluaran gerbang NAND
sebelumnya yang bergantung pada inputan R (1), S (0) dan Cp (1). Sehingga Q1
berlogika low (0) dan Q2’ belogika high (1). Kondisi ini disebut dengan kondisi reset
flip-flop. Dimana clock menjadi input utama dalam mengubah keadaan gerbang,
sedangkan input R dan S berfungsi sebagai pengontrol sampingan.

6.2.4 Kondisi 4

S 0
1
0 Q1
1

Cp
1

Q2'
0 1
R 1
1

Gambar 6.11 Kondisi 4 Percobaan Flip flop RS Clock

Jika dimisalkan informasi yang tersimpan di output gerbang NAND pertama

berlogika low (0), maka output yang tersimpan di gerbang NAND kedua harus
berlogika high (1). Dimana prinsip flip-flop ini menyimpan informasi sebesar 1 bit.
Ketika inputan R, S dan Cp (Clock) berlogika high (1), maka Q1 dan Q2’ akan
berlogika high (1) pula. Dimana Qs1 dan Qs2 akan berkomplemen menyilang terhadap
gerbang lainnya. Sehingga jika R,S dan Cp berlogika high (1) maka outputannya pasti
selalu berlogika high (1) pula, yang artinya LED menyala secara bersamaan dan
menyalahi prinsip flip-flop yang sesungguhnya.
 Cp

Q1

Q2'

Gambar 6.12 Diagram Output Input Flip flop RS Clock

Berdasarkan grafik diagram diatas, dapat diketahui bahwa output flip flop
lebih bergantung pada clock sebagai pendetak sedangkan input S dan R hanya
mengontrol ke keadaan mana output flip-flop apabila terjadi aktifitas clock.

6.3 Percobaan III (JK Flip Flop)

Q1

Q2'
J
Cp
K

Gambar 6.13 Rangkaian IC percobaan JK Flip flop

Pada percobaan ini menggunakan konsep rangkaian elektronika digital

sekuensial sinkron dimana output tidak hanya bergantung dari inputannya, akan tetapi
juga bergantung dari output sebelumnya dimana output sebelumnya berubah-ubah
terhadap clock atau pendetak pulsanya. Percobaan ini sama dengan percobaan kedua
(RS flip-flop clock), hanya saja flip flop JK merupakan penyempurnaan dari RS flip
flop clock dimana jika semua inputannya bernilai 1 maka outputnya juga memiliki
nilai berbeda dengan RS flip flop clock yang jika semua inputannya bernilai 1 maka
outputnya invalid (kondisi yang tidak diiginkan). Percobaan flip flop JK ini juga
memiliki inputan yang sama dengan RS flip flop clock yaitu sebanyak tiga dan jumlah
gerbang NAND 3 input dan 2 input masing masing berjumlah 2 . Gerbang NAND1 3
input masing masing inputannya berasal dari nilai output sebelum Q2 (Qn-2), nilai J dan
nilai Cp. Sedangkan gerbang NAND2 3 input masing masing inputannya berasal dari
nilai output sebelum Q1 (Qn-1), nilai K dan nilai Cp. Keluaran dari masing masing
kedua gerbang NAND 3 input tersebut masuk ke masing masing inputan kedua gerbang
NAND 2 input. Adapun gerbang NAND1 2 input, inputannya berasal dari output
gerbang NAND1 3 input dan nilai output sebelum Q2 (Qn-2) sedangkan gerbang NAND2
2 input, inputannya berasal dari output gerbang NAND2 3 input dan nilai output
sebelum Q1 (Qn-1). Jadi total gerbang yang digunakan sebanyak empat gerbang dengan
kemungkinan output sebanyak delapan kondisi (2n = 23 = 8).

Tabel 6.3 Kebenaran JK Flip flop

Input Output
Q1 Q2’ Ket.
Cp J K
Praktik Teori Praktik Teori
0 0 0 0 Q1 1 Q2’ Memory
0 0 1 0 Q1 1 Q2’ Memory
0 1 0 0 Q1 1 Q2’ Memory
0 1 1 0 Q1 1 Q2’ Memory
1 0 0 0 Q1 1 Q2’ Memory
1 0 1 0 0 1 1 Reset
1 1 0 1 1 0 0 Set
1 1 1 1 1/0 1 0/1 Forbidden
6.2.1 Kondisi 1

J
0,0,1,1 1 Q1
1 Q1

Cp
0,0,0,0

Q2'
K 2 Q2'
0,1,0,1 0

(a)Clock berlogika low

J
0 0 Q1
1 Q1

Cp
1

Q2'
K 2 Q2'
0 1

(b)Clock berlogika high

Gambar 6.14 Kondisi 1 percobaan JK Flip flop

Pada kondisi ini semua inputan bernilai 0 (J= K = Cp = 0) sehingga keluaran

gerbang NAND1 3 input dan gerbang NAND2 3 input pasti bernilai 1. Keluaran kedua
gerbang tersebut masuk ke input masing masing gerbang NAND1 2 input dan gerbang
NAND2 2 input. Adapun keluaran gerbang NAND1 2 input bernilai 1 karena masing
masing inputnya bernilai 1 (berasal dari keluaran gerbang NAND1 3 input) dan 0
(berasal dari nilai Qn-2 ). Sedangkan keluaran gerbang NAND2 2 input bernilai 0 karena
kedua inputnya bernilai 1 (berasal dari keluaran gerbang NAND2 3 input dan dari nilai
Qn-1 ). Pada keadaan ini disebut keadaan memory dimana Q1new = Q1old dan Q2’new =
Q2’old.

Kondisi ini juga berlaku untuk J=011 dan K=101 dengan Clock tetap
berlogika low (0). Sebab clock belum memberi perintah untuk mengubah informasi
yang tersimpan sehingga keluaran Q1 dan Q2’ tetap sama dengan kondisi sebelumnya.
 Adapun ketika clock berdetak, dengan input J dan K berlogika low (0) maka
tetap tidak terjadi perubahan output. Hal ini disebabkan oleh inputan J dan K yang
berlogika nol dimana keduanya berfungsi sebagai pengontrol level saat clock berdetak.

6.2.2 Kondisi 2

J
0 0 Q1
1 0

Cp
1

Q2'
K 2 1
1 1

Gambar 6.15 Kondisi 2 percobaan JK Flip flop

Pada kondisi ini inputan Cp, K bernilai 1 dan J bernilai 0 (Cp =K = 1, J = 0)

sehingga keluaran gerbang NAND1 3 input bernilai 1/0 dan keluaran gerbang NAND2
3 input bernilai 0/1. Jika dimisalkan Qs1 berlogika 0 dan Qs2 berlogika 1 maka
keluaran Q1 berlogika 0 dan Q2’ akan berlogika 1. Dimana informasi dari keluaran
gerbang NAND 1 dan NAND 2 akan berkomplemen menyilang terhadap masing-
masing inputan sebelumnya. Keluaran tersebut akan dikomplemenkan kembali secara
menyilang ke inputan gerbang NAND 3 input. Sehingga keluarannya akan berada
dalam kondisi reset setelah adanya aktifitas clock yang memberi perizinan terhadap
keluaran dari hasil inputan J dan K.

6.2.3 Kondisi 3

J
1 1 Q1
1 1

Cp
1

Q2'
K 2 0
0 0

Gambar 6.16 Kondisi 3 percobaan JK Flip flop

 Pada kondisi ini inputan Cp, J bernilai 1 dan K bernilai 0 (Cp =J = 1, K = 0)
sehingga keluaran gerbang NAND2 3 input bernilai 1/0 dan keluaran gerbang NAND2
3 input bernilai 0/1. Jika dimisalkan Qs1 berlogika 1 dan Qs2 berlogika 0 maka
keluaran Q1 berlogika 1 dan Q2’ akan berlogika 0. Dimana informasi dari keluaran
gerbang NAND 1 dan NAND 2 akan berkomplemen menyilang terhadap masing-
masing inputan sebelumnya. Keluaran tersebut akan kembali dikomplemenkan secara
menyilang ke inputan gerbang NAND 3 input. Sehingga keluarannya akan berada
dalam kondisi set setelah adanya aktifitas clock yang memberi perizinan terhadap
keluaran dari hasil inputan J dan K.

6.2.4 Kondisi 4

J
1 1 Q1
1 1

Cp
1

Q2'
K 2 1
1 0

Gambar 6.17 Kondisi 4 percobaan JK Flip flop

Pada kondisi ini semua inputan bernilai 1 (Cp = J = K = 1) sehingga keluaran

gerbang NAND1 3 input bernilai 1 dan keluaran gerbang NAND2 3 input bernilai 0
karena semua masukannya bernilai 1 ( Cp = K = Qn-1 = 1). Keluaran kedua gerbang
tersebut masuk ke input masing masing gerbang NAND1 2 input dan gerbang NAND2
2 input. Adapun keluaran gerbang NAND1 2 input bernilai 1 karena masing masing
inputnya bernilai 1 (berasal dari keluaran gerbang NAND1 3 input) dan bernilai 0
(berasal dari nilai Qn-2 ). Sedangkan keluaran gerbang NAND2 2 input bernilai 1 karena
masing masing inputnya bernilai 0 (berasal dari keluaran gerbang NAND2 3 input) dan
bernilai 1 (berasal dari nilai Qn-1 ). Sehingga dapat diketahui bahwa nilai keluaran
semuanya berada pada kondisi yang tidak diinginkan dimana keluarannya bernilai Q1
= 1 dan Q2 = 1. Pada dasarnya, flip-flop akan berfungsi normal apabila clocknya
kembali berdetak, sebab clock menjadi kunci untuk mengizinkan logika
berubahmenjadi kondisi 10 atau 01.

Cp

J
K
Q1
Q2'

Gambar 6.18 Diagram Output Input JK Flip flop

Dari diagam diatas dapat diketahui bahwa ketika ketika JK = 0 maka tidak
terjadi perubahan pada outputnya. Ketika JK=01 makan akan terjadi kondisi reset dan
kondisi set saat JK=10. Adpun kondisi lainnya akan berubah sesuai dengan detakan
atau input clock. Dimana clock menjadi kunci perizinan bagi output setelah adanya
perubahan level oleh inputan J dan K.
VII. KESIMPULAN

Berdasarkan hasil praktikum yang telah dilakukan praktikan, dapat

disimpulkan bahwa :

1. Rangkaian flip-flop merupakan rangkaian sekuensial dimana outputnya selain

bergantung dari inputnya juga bergantung pada output sebelumnya(informasi
yang tersimpan sebelumnya),
2. Rangkaian flip-flop terdiri atas rangkaian flip-flop sekuensial asinkron
(misalnya flip-flop RS) dan sinkron (misalnya flip-flop RS Clock dan JK Flip-
flop). Dimana rangkaian sekuensial asinkron memiliki output yang bergantung
dari inputannya saja sedangkan rangkaian sekuensial sinkron memiliki output
yang berubah sesuai aktifitas pendetak (clock),
3. Rangkaian flip-flop RS menggunakan konsep output menyilang terhadap
inputannya dan menggunakan konsep memory. Sedangkan Rangkaian flip-flop
RS clock dan JK flip-flop menggunakan konsep output menyilang terhadap
inputannya dan menggunakan konsep memory serta bergantung pada aktifitas
pendetak (clock).
 DAFTAR PUSTAKA

Anonim. 2016. Laporan Rangkaian Flip flop. Pada

http://teknikdigitalfera.blogspot.com/2016/11/tugas-laporan-rangkaian-flip-
flop.html diakses pada 21 Oktober 2018.
Anonim. Laporan Praktikum Elektronika Digital Flip Flop. Pada
http://www.academia.edu/36214999/LAPORAN_PRAKTIKUM_ELEKTRON
IKA_DIGITAL_FLIP-FLOP diakses pada 21 Oktober 2018.
Wisnukusbondi. 2012. Macam - macam Flip Flop. Pada http://wisnukusbandono.
blogspot . com / 2012/ 07/macam – macam - flip-flop. html diakses pada 21
Oktober 2018.
Tim Dosen. Jobsheet Eleketronika Digital dan Mikrokontroler. Makassar; PNUP.
LAMPIRAN GAMBAR

Gambar 1 Rangkaian Percobaan Flip flop RS

Gambar 2 Rangkaian Percobaaan Flip flop RS “Clock”

Gambar 3 Rangkaian Percobaan Flip flop JK