LEMBAR PENGESAHAN

No. Percobaan : 02 / Lab.Teknik Digital / TK-2C / LTK III / 2018

Judul : Gate Gate Logika

Nama Praktikum : Vina Estetika Simanungkalit

NIM : 1705062043

Nama Partner : 1. Nelly Agustina Tambunan

2. Nur Azizah

3. Resdi Lumbantoruan

4. Ribka Amelia Yunita

Kelas / Group : TK-2C / V ( Lima )

Tanggal Percobaan :

Tanggal Penyerahan :

Instruktur : 1. Arfanda A. Srg, ST. MM

2. Ir. Elferida Hutajulu, MT

Mengetahui,

Instruktur I Instruktur II

( Arfanda A. Srg, ST. MM ) ( Ir. Elferida Hutajulu, MT )

1
 DAFTAR ISI
Halaman

LEMBAR PENGESAHAN ..............................................................................................1

DAFTAR ISI..................................................................................................................2
GATE GATE LOGIKA.....................................................................................................3
I. TUJUAN............................................................................................................3
II. DASAR TEORI...................................................................................................3
III. ALAT DAN KOMPONEN ...................................................................................6
IV. LANGKAH KERJA..............................................................................................6
V. DIAGRAM RANGKAIAN....................................................................................7
VI. TABEL PENGAMATAN....................................................................................11
VII. PERTANYAAN DAN TUGAS.............................................................................13
VIII. JAWABAN ......................................................................................................14
IX. ANALISA DATA...............................................................................................20
X. KESIMPULAN ..........................................................................................................22

2
 GATE GATE LOGIKA
I. TUJUAN

1. Menyelidikioperasilogikadan gate-gate logika.

2. Membuktikandanmengamatioperasilogikadari gate-gate logika.

II. DASAR TEORI

Gate Dasarterdiridari gate OR,ANDdanNOT.Gate yanglainmerupakankombinasidari
gate-gate dasarini.

Operasilogikadari OR gate dapatdinyatakanbahwaoutput OR gate berlogika “1”

apabilasalahsatuataulebihinputnyaberlogika “1”. Ataudengan kata lain bahwa
output OR gate berlogika “0” apabilasemuainputnyaberlogika “0”.

Untuk OR gate 2 input operasilogikanyaditunjukkandalambentuktabel yang

disebuttablekebenaran(truth table)padagambar 3 (a).

Output darisuatu AND gate akanberlogika “0” apabilasalahsatuinputnyaberlogika

“0” ataudengan kata lain outputnya AND gate berlogika “1”
hanyaapabilainputnyaberlogika “1”.

Table kebenarandan symbol untuk gate inidiperlihatkanpadagambar di bawahini:

A B C
0 0 0

0 1 0
A
F
B 1 0 0

Simbol 1 1 1

(a) Tabelkebenaran

A B C
0 0 0 A
F
0 1 1
B
Simbol
1 0 1
3
1 1 1
(b) Tabelkebenaran

Berbedadengan gate yang lain.NOT gate hanyamempunyai input “1”dan output

“1”.Output gate iniselaluakanberkebalikandenganlogikainputnya,
apabilainputnyaberlogika “1” makaoutputnyaberlogika “0”.Olehkarenaitudisebutjuga
inverter symbol dan table kebenaranuntuk gate inidiperlihatkanpadagambar 4a.

Operasilogika NOR gate samadengankebalikandarioperasi OR gate karena gate

inimerupakankombinasidari gate dasar NOT dan OR gate.Olehkarenaitu output NOR
gate akanberlogika ”0”apabilasalahsatuinputnyaberlogika “1”
.Tabelkebenarandansimbolnyaakandiperlihatkanpadagambar 4b.

NAND gate merupakankombinasidari NOT dan AND gate.Karenaituoperasi NAND

gate adalahsamadenganoperasi AND gate dandiikutioperasi NOT gate.
Jadidapatdinyatakanbahwa output dari NAND gate berlogika “1”
apabilainputnyaberlogika “0”simbol NAND gate di perlihatkanpadagambar 4c.

A F
A F
0 1
1 0

(a) NOT gate

A B F
0 0 1 A
0 1 0 F
B
1 0 0 (b) NOR
1 1 0 gate

A B F
0 0 1
0 1 1 A
1 0 1 F
B
4
 1 1 0

(c) NAND gate

Gambar – 4

Duarangkaianlogika yang lain adalah EX-OR dan EX-NOR.Kedua gate

inimerupakankombinasidari gate-gatedasardanhanyamempunyaidua input.

Output EX-OR berlogikaapabilakeduainputnyaberlogikasama“0”atau“1”,

Ataudengan kata lain output EX-OR gate berlogika 1 apabilakeduainputnyaberbeda
(gambar 5).

Oleh karenaitukeadaanoutputnyadapatditulis :

F= A B +A B

A B F
0 0 0 A
0 1 1 F
1 0 1 B
1 1 0

( a ) EX-OR gate

A B F
0 0 1 A
0 1 1 F
1 0 1 B ( b ) EX-NOR
gate 1 1 0

Gambar - 5

Operasilogika EX-NOR gate berkebalikandenganoperasi EX-OR gate

apabilainputnyaberlogika“1” makaoutputnyaberlogika“0”, sebaliknyaapabilakedua input
sama“0”dan“1” makaoutputnyaberlogika“0”,seperti padagambar (5).

5
 III. ALAT DAN KOMPONEN

1. Catudaya 5 volt : 1 buah

2. Multimeter analog : 1 buah
3. Multimeter Digital : 1 buah
4. Proto Board : 1 buah
5. Resistor 220 ohm : 1 buah
6. Diode LED : 1 buah
7. RangkaianTerpadu (IC) 7400 :1 buah
7402 :1 buah

7404 :1 buah

7408 :1 buah
7432 :1 buah
7486 :1 buah
8.Kabelpenghubung :secukupnya

IV. LANGKAH KERJA

1. Catudayasudahdalamkeadaanmatidanrangkaianseperti diagram rangkaian yang telah

di buat.
2. Data input sesuaidengan table pengamatan yang telahdiberikandantegangan output
Vodan indicator LED telahdiamati.
3. MelakukanProsedur yang samauntuk gate AND gate, NAND gate, NOR gate, NOT
gate, dan EX-OR gate.
4. MembuatRangkaianseperti diagram rangkaiangambar 6(b) dan 6(c).
5. Prosedur 2-4 sudahdiulangidanhasilpada table telahdicatat.
6. Rangkaiantelahdibukasertaperalatandankomponentelah di kembalikan.

6
 V. DIAGRAM RANGKAIAN

 NANDGate

5v

A 14 R

B
7
Vo

 AND Gate

5V

14
A R

B
7
Vo

7
 NOR Gate

5V

14
A R

B
7
Vo

5V

 NOT gate

14
R
A

7
Vo

8
 EX-OR gate

5V

14
A R

B
7
Vo

 OR gate

5V

14
A R

B
7
Vo

9
 5v
Vcc Vcc Vcc

A
B R

Vo

Gambar b

Vcc Vcc Vcc 5v

A
B R

Vo

10
 Gambar c

VI. TABEL PENGAMATAN

NAND gate

Input Output
A B F Vo(V)
0 0 1 2,06
0 1 1 3,33
1 0 1 3,1
1 1 0 0,1

AND gate

Input Output
A B F Vo(V)
0 0 0 1
0 1 0 0,01
1 0 0 0,1
1 1 1 3,38

NOR gate

Input Output
A B F Vo(V)
0 0 1 3,2
0 1 0 0,2
1 0 0 0,2
1 1 0 0,2

NOT gate

Input Output
A F Vo(V)
0 1 3,14
1 0 0,01

11
 EX-OR gate

Input Output
A B F Vo(V)
0 0 0 0,01
0 1 1 3,2
1 0 1 3,2
1 1 0 0,01

OR gate

Input Output
A B F Vo(V)
0 0 0 0,02
1 0 1 3,4
0 1 1 3,2
1 1 1 3,4

Tabel gambar 6b

Input Output
A B F V0 (v)
0 0 0 0,1
0 1 1 3,48
1 0 1 3,48
1 1 0 0,1

Tabel gambar 6c

Input Output
A B F V0 (v)
0 0 1 3,2
0 1 0 0,1
1 0 0 0,1
1 1 1 3,17

VII. PERTANYAAN DAN TUGAS

12
 1. Tuliskan kode IC yang digunakan dan jelaskan artinya secara singkat!
2. Dari data hasil pengamatan, berapakah tegangan logika rata-rata untuk logika “0” dan
“1” dari semua gate?
3. Bandingkanlah hasil pengamatan prosedur (5) untuk EX-OR dengan hasil
pengamatan gambar 6 (b)
4. Bandingkanlah hasil pengamatan denganhasil teoritis.
5. Tuliskan persamaan output dari gambar 6 (b) dan 6 (c).
6. Dapatkah suatu NAND gate digunakan sebagai NOT gate??
7. Berapakah jumlah NAND gate 2 input yang dibutuhkan untuk membuat fungsi OR
gate 2 input? Gambarkan rangkaiannya?

VIII. JAWABAN

1. IC yang digunakan adalah:

13
 GerbangNAND7400(HD74LS00P)

Dimana: HD = Buatandari Negara Jepang 74LS = Schotty berdaya rendah

1 = UntukGerbang NAND P = KodePaket

GerbangNOT7404(DM74LS04N)

Dimana: DM = Buatandari Negara Taiwan 74LS = Schotty berdaya rendah

04 = UntukGerbang NOT N = KodePaket

Gerbang NOR7402(HD74LS02P)

Dimana: HD = Buatandari Negara Jepang 74LS = Schotty berdaya rendah

02 = UntukGerbang NOR P = KodePaket

Gerbang AND 7408(SN74LS08N)

Dimana: SN = Buatandari Negara Texas 74LS = Schotty berdaya rendah

08 = UntukGerbang AND N = KodePaket

Gerbang OR 7432(HD74LS32P)

Dimana: HD = Buatandari Negara jepang 74LS = Schotty berdaya rendah

32 = UntukGerbang OR P = KodePaket

2. Berdasarkan hasil pengamatan,maka:

Vo 0,1V
 Pada NAND Gate,Rata- Rata logika “0” adalah =
N 1

14
 = 0,1V.

Vo 1+Vo 2+Vo 3 2,06+3,33+3,1

Rata- Rata Logika “1” adalah N = 3

= 2,83 V.

Vo 1+Vo 2+Vo 3 1+ 0,01+ 0,1

 Pada AND Gate,Rata- Rata logika “0” adalah =
N 3

= 0,37 V.

Vo 3,38
Rata- Rata Logika “1” adalah =
N 1

= 3,38 V.

Vo 1+Vo 2+Vo 3 0,2+0,2+0,2

 Pada NOR Gate,Rata- Rata logika “0” adalah =
N 3

= 0,2 V.

Vo 3,20
Rata- Rata Logika “1” adalah =
N 1
= 3,20 V.

Vo 0,01
 Pada NOT Gate,Rata- Rata logika “0” adalah =
N 1

= 0,01 V.

Vo 3,14
Rata- Rata Logika “1” adalah =
N 1

= 3,14 V.

Vo 1+Vo 2 0,01+0,01V
 Pada EX-OR Gate,Rata- Rata logika “0” adalah =
N 2
= 0,01 V.

15
 Vo 1+Vo 2 3,20+3,20 V
Rata- Rata Logika “1” adalah N = 2
= 3,20 V.

Vo 0,02V
 Pada OR Gate,Rata- Rata logika “0” adalah =
N 1
= 0,02 V.

Vo 1+Vo 2+Vo 3 3,4+3,2+3,4 V

Rata- Rata Logika “1” adalah =
3 3

= 3,33 V.

3. Perbandingan hasil pengamatan prosedur (5) untuk EX-OR dengan hasil

pengamatan gambar 6(b), berdasarkan hasil pengamatan untuk Gerbang EX-OR
adalah bahwa pada saat Gerbang EX-OR berlogika “0” tegangan output
menghasilkan 2 tegangan Output yang sama, yaitu 0,01 Volt. Dan begitu pula
pada saat berlogika “1” yang juga menghasilkan 2 tegangan Output,yaitu sebesar
3,20 Volt.
Sedangkan hasil Pengamatan untuk Tabel Gambar 6(b), bahwa pada saat
berlogika “0” tegangan outputnya menghasilkan 2 tegangan output,namun
tegangan output yang dihasilkannya memiliki harga yang sama, yaitu sama-sama
0,10Volt. Dan begitu juga pada saat berlogika “1” yang menghasilkan 2 tegangan
output yang berbeda, yaitu sebesar 3,17 dan 3,20 Volt.

4. Pebandingan hasil pengamatan dengan hasil secara teoritis pada percobaan ini
adalah sama. Persamaannya terletak pada hasil outputnya, seperti :

o NAND gate hasil secara teoritis yaitu :

A B F
0 0 1
0 1 1
1 0 1
1 1 0

NAND gate hasil secara pengamatan yaitu :

Input Output
A B F Vo(V)
0 0 1 2,06

16
 0 1 1 3,33
1 0 1 3,1
1 1 0 0,1

o AND gate hasil secara teoritis yaitu :

A B F
0 0 0
0 1 0
1 0 0
1 1 1

AND gate hasil secara pengamatan yaitu :

Input Output
A B F Vo(V)
0 0 0 0,1
0 1 0 0,01
1 0 0 0,1
1 1 1 3,38

o NOR gate hasil secara teoritis yaitu :

A B F
0 0 1
0 1 0
1 0 0
1 1 0

NOR gate hasil secara pengamatan yaitu :

Input Output
A B F Vo(V)
0 0 1 3,20
0 1 0 0,2
1 0 0 0,2
1 1 0 0,2

o NOT gate hasil secara teoritis yaitu :

17
 A F
0 1
1 0

NOT gate hasil secara pengamatan yaitu :

0 1 3,14
1 0 0,01

A B F
0 0 0
0 1 1
1 0 1
1 1 0

18
 o OR gate hasil secara teoritis yaitu :

A B F
0 0 0
1 0 1
0 1 1
1 1 1

OR gate hasil secara pengamatan yaitu :

Input Output
A B F Vo(V)
0 0 0 0,02
1 0 1 3,4
0 1 1 3,2
1 1 1 3,4

5. Persamaan Output dari Gambar 6 (b) dan Gambar 6(c) adalah kedua–dua Gerbang
tersebut memakai Output Gerbang OR yang mana kaki ke tujuh pada IC tersebut
dihubungkan ke Ground dan kaki ke empat belas merupakan Vcc yang
dihubungkan kesumber tegangan maksimalnya sebesar 5 Volt.Dimana Vcc disini
merupakan OUTPUT dari pada Gerbang yang terhubung pada Tahanan (R) dan
juga tersambung pada LED seperti yang terlihat pada rangkaian Gambar (a) dan
rangkaian Gambar (b).

6. Suatu NAND gate dapat digunakan sebagai NOT gate apabila NAND gate
ditambahkan kembali NOT gate kemudian NAND dan di NOT kan kembali,
sehingga apabila dinyatakan input NAND berlogika “0” maka outputnya
berlogika “0. Seperti yang terlihat pada gambar berikut.

B = A.A =A
= 1.1
=1

7. Adapun jumlah NAND gate 2 input yang dibutuhkan untuk membuat fungsi OR
gate 2 input, yaitu dengan menbuat 2 gerbang NAND gateyang pada setiap
Outputnya dihubungkan keinputOR gate seperti yang terlihat pada gambar berikut
ini.

19
A
B

20