LAPORAN PRAKTIKUM TEKNIK DIGITAL

GATE GATE LOGIKA

Oleh :

NAMA : Jhonatan Simanjuntak

NIM : 2305211053

KELAS : TRJT-2A

KELOMPOK :3

TEKNOLOGI REKAYASA JARINGAN TELEKOMUNIKASi

TEKNIK ELEKTRO

POLITEKNIK NEGERI MEDAN

2024
 LEMBAR PENGESAHAN

NO.PERCOBAAN :01/PRAKTIKUM TEKNIK DIGITAL

JUDUL PERCOBAAN : GATE GATE LOGIKA

TANGGAL PENYERAHAN : 19 FEBRUARI 2024

NAMA KELOMPOK : - MHD BHAGASKARA

- DITA JULIANTY PAKPAHAN
- JHONATAN SIMANJUNTAK
- FEDRICK MICHAEL P SIRINGO RINGO

KELAS : TRJT-2A

INSTRUKTUR : - Ir.ELFERIDA HUTAJULU, M.T.

- MUTIARA WIDASARI SITOPU,S.T.,M.T.

INSTRUKTUR 1 INSTRUKTUR 2

(Ir.ELFERIDA HUTAJULU, M.T.) (MUTIARA WIDASARI SITOPU,S.T.,M.T)

i
 DAFTAR ISI
LEMBAR PENGESAHAN...........................................................................................................i
DAFTAR ISI.................................................................................................................................ii
BAB 1 PENDAHULUAN.............................................................................................................1
1.1 Tujuan.................................................................................................................................1
1.2 Dasar Teori..........................................................................................................................1
BAB 2 PEMBAHASAN................................................................................................................4
2.1 Alat dan Bahan.....................................................................................................................4
2.2. Langkah Kerja.....................................................................................................................4
2.3. Diagram Rangkaian.............................................................................................................4
2.4 Gambar Rangkaian Simulasi...............................................................................................8
2.5 Tabel Hasil Simulasi.........................................................................................................14
BAB 3 PENUTUP.......................................................................................................................17
3.1 Analisa Data......................................................................................................................17
3.2 Kesimpulan.......................................................................................................................17
3.3 Pertanyaan.........................................................................................................................18
3.4 Jawaban.............................................................................................................................18

ii
 BAB 1
PENDAHULUAN

1.1 Tujuan

1. Menyelidiki operasi logika dari gate-gate logika

2. Membuktikan dan mengamati operasi logika dari gate-gate logika.

1.2 Dasar Teori

Gate Dasar terdiri dari gate OR, AND dan NOT. Gate yang lain merupakan kombinasi
dari gate-gate dasar ini.
Operasi logika dari OR gate dapat dinyatakan bahwa output OR gate berlogika ”1”
apabila salah satu atau lebih inputnya berlogika ”1” . Atau dengan kata lain bahwa output OR
gate berlogika ”0” apabila semua inputnya berlogika ”0”.
Untuk OR gate 2 input operasi logikanya ditunjukkan dalam bentuk tabel yang disebut
Tabel Kebenaran (truth tabel) pada gambar 3 (b).
Output dari suatu AND gate akan berlogika ”0” apabila salah satu inputnya berlogika
”0”. Atau dengan kata lain output AND gate berlogika ”1” hanya apabila semua inputnya
berlogika ”1”.
Tabel kebenaran dan simbol untuk gate ini diperlihatkan pada gambar di bawah ini.

A B F
A
F 0 0 0
B
0 1 0
Simbol 1 0 0
1 1 1

2.2 Tabel Kebenaran

A B F
0 0 0
0 1 1 A

1 0 1 F
B
1 1 1

2.3Tabel Kebenaran Simbol

 Berbeda dengan gate yang lain. NOT gate hanya mempunyai input 1dan output 1.
Output gate ini selalu akan berkebalikan dengan logika inputnya. Apabila inputnya berlogika
“1” maka outputnya berlogika “0”. Oleh karena itu maka gate ini disebut juga inverter. Simbol
dan Tabel Kebenaran untuk gate ini diperlihatkan pada gambar 4a.
Operasi logika NOR gate sama dengan kebalikan dari operasi OR gate karena gate ini
merupakan kombinasi dari gate dasasr NOT dan OR gate. Oleh karena itu output NOR gate
akan berlogika ”0” apabila salah satu inputnya berlogika ”1”. Tabel Kebenaran dan simbolnya
akan diperlihatkan pada gambar 4b.
NAND gate merupakan kombinasi dari NOT dan AND gate. Karena itu operasi
NAND gate adalah sama dengan operasi AND gate dan diikuti operasi NOT gate. Jadi dapat
dinyatakan bahwa output dari NAND gate berlogika ”1” apabila inputnya berlogika ”0”.
simbol NAND gate diperlihatkan pada gambar 4c.

A F
F
0 1
1 0

( a ) NOT gate

A B F ( b ) NOR gate
0 0 1
0 1 0
1 0 0
1 1 0

A B F A
0 0 1 F
0 1 1 B
1 0 1
1 1 0
( c ) NAND gate
 Dua rangkaian logika yang lain adalah EX-OR dan EX-NOR. Kedua gate ini
merupakan kombinasi dari gate-gate dasar dan hanya mempunyai dua inpuut.
Output EX-OR berlogika 0apabila kedua inputnya berlogika sama 0 atau 1, atau
dengan kata lain output EX-OR gate berlogika 1 apabila kedua inputnya berbeda (Gambar 5)
Oleh karena itu keadaan outputnya dapat ditulis
F =AB+A B

A B F
0 0 0
0 1 1 A
1 0 1 F
B
1 1 0
( a ) EX-OR gate

A B F
0 0 1 A
0 1 1 F
1 0 1
1 1 0 B

( b ) EX-NOR gate

Operasi logika EX-NOR gate berkebalikan dengan operasi EX-OR gate. Apabila kedua
inputnya berlogika 1 maka outputnya berlogika 0, sebaliknya bila kedua input sama 0 dan 1
maka outputnya berlogika 0,

3
 BAB 2
PEMBAHASAN

2.1 Alat dan Bahan

1 Catu Daya 5V : 1 buah
2 Multimeter Analog : 1 buah
3 Multimeter Digital : 1 buah
4 Proto Board : 1 buah
5 Resistor 220 Ohm : 1 buah
6 Dioda LED : 1 buah
7 Rangkaian Terpadu (IC) 7400, 7402, 7408, 7432, 7486 : 1 buah

8 Kabel Penghubung : Secukupnya

2.2. . Langkah Kerja

1. Catu daya dalm keadaan mati, buat rangkaian seperti Diagram Rangkaian 5
2. Berikan data input sesuai dengan Tabel Pengamatan dan amati tegangan
output Vo danindikator LED
3. Lakukan prosedur yang sama untuk gate AND gate, NAND gate, NOR gate,
NOT gate,dan EX-OR gate.
4. Buat rangkaain seperti Diagram rangkaain Gambar 6 (b) dan 6 (c)
5. Ulangi prosedur 2 s/d 4 dan mencatat hasil pada tabel.
6. Buka rangkaian dan kembalikan peralatan dan komponen.

2.3. . Diagram Rangkaian

Gambar 6 (a)

 NAND gate 5V

14
A

B Vo

4
  NOR gate

5V

14
A

\B Vo

 NOT gate

5V

14
A

Vo

 AND gate

5V

14
A

B Vo

5
  OR gate

5V

14
A

Vo

> EX-OR

14
A

Vo
B

6
 5V
Vcc Vcc Vcc

Vo

(b)

5V
Vcc Vcc Vcc

Vo

(c)

7
2.4 Gambar Rangkaian Simulasi

 Rangkaian NAND gate

 Rangkaian NOR gate

8
 Rangkaian NOT gate

9
 Rangkaian AND gate

 Rangkaian OR gate

10
 Rangkaian EX-OR gate

11
 Rangkaian gambar 6 (b)

12
 Rangkaian gambar 6 (c)

13
2.5 Tabel Hasil Simulasi

NAND Gate

Input Output
A B F Vo(V)
0 0 1 4,49
0 1 1 4,49
1 0 1 4,49
1 1 0 0

NOR Gate

Input Output
A B F Vo(V)
0 0 1 4,49
0 1 0 0
1 0 0 0
1 1 0 0

NOT Gate

Input Output
A F Vo(V)
1 0 0
0 1 4,49

AND Gate

Input Output
A B F Vo(V)
0 0 0 0
0 1 0 0
1 0 0 0
1 1 1 4,49

14
OR Gate

Input Output
A B F Vo(V)
0 0 0 0
0 1 1 4,49
1 0 1 4,49
1 1 1 4,49

EX-OR Gate

Input Output
A B F Vo(V)
0 0 0 0
0 1 1 4,99
1 0 1 4,99
1 1 0 0

15
 Tabe gambar 6.b

Input Output
A B F Vo(V)
0 0 0 0
0 1 1 4,49
1 0 1 4,49
1 1 0 0

Tabel gambar 6.c

Input Output
A B F Vo(V)
0 0 1 4,49
0 1 0 0
1 0 0 0
1 1 1 4,49

16
 BAB 3
PENUTUP

3.1 Analisa Data

Dari data diatas dapat di katakana bahwa pada gerbang logika AND akan mengeluarkan
output bernilai 1 jika kedua ouput bernilai 1. Hal ini kebalikan dari gerbang OR yang akan bernilai
0 jika kedua inpunya bernilai 0.

Pada gerbang NOT hanya mempunyai input satu, karena itu gerbang ini hanya berfungsi
membalikan keadaan dari input. Jika input bernilai 1 maka outputnya bernilai 0, dan jika inputnya
bernilai 0 maka outputnya bernilai 1.

Untuk gerbang NAND dan NOR sebenarnya adalah gebang AND dan OR yang di tambah
gerbang not setelahnya. Jadi hasilnya pun berkebalikan. Pada gerbang NAND outputnya bernilai 0
jika kedua input 1. Pada OR outputnya akan bernilai 1 saat kedua inputnya 0.

3.2 Kesimpulan

Dari praktikum gerbang logika dasar tersebut, maka kita dapat mengetahui cara kerja dari
masing-masing gerbang logika dan juga karateristik dari komponen yang kita gunakan. Dari
berbagai gerbang yang telah dipelajari dalam bentuk IC dapat kita ketahui mana saja yang
termasuk TTL dan digunakan sebagai gerbang logika.

17
 3.3 Pertanyaan

1. Tuliskan kode IC yang digunakan dan jelaskan artinya secara singkat!

2. Dari data hasil pengamatan, berapakah tegangan logika rata-rata untuk lgika ”0” dan
”1” dari semua gate?
3. Bandingkanlah hasil pengamatan prosedur (5) untuk EX-OR dengan hasil pengamatan
gambar 6 (b)!
4. Bandingkanlah hasil pengamatan dengan hasil teoritis.
5. Tuliskan persamaan output dari gambar 6 (b) dan 6 (c).
6. Dapatkah suatu NAND gate digunakan sebagai NOT gate? Gambarkan rangkaiannya!
7. Berapakah jumlah NAND gate 2 input yang dibutuhkan untuk membuat fungsi OR
gate 2 input? Gambarkan rangkaiannya!

3.4 Jawaban

1 IC yang digunakan adalah :

– Gerbang NAND7400
(HD74LS00P) Dimana : HD = Buatan
dari negara Jepang
74LS = Schotty berdaya rendah
00 = untuk gerbang NAND
P = kode paket

– Gerbang NOT7404 (DM74LS04N)

Dimana : DM = Buatan dari negara Taiwan
a 74LS = Schotty berdaya
rendah 04 = untuk gerbang NOT
N = kode paket

– Gerbang NOR7402
(HD74LS02P) Dimana : HD = Buatan
dari negara Jepang
74LS = Schotty berdaya rendah
02 = untuk gerbang NOR
P = kode paket

– Gerbang AND7408
(SN74LS08N) Dimana : SN = Buatan
dari negara Texas
74LS = Schotty berdaya rendah
08 = untuk gerbang AND
N = kode paket

– Gerbang OR7432 (HD74LS32P)

Dimana : HD = Buatan dari negara Jepang
74LS = Schotty berdaya rendah
18
32 = untuk gerbang OR
P = kode paket 2.

19
2 - Pada NAND GATE, Rata-rata logika “ 0 “ adalah = 0 Volt Rata-rata logika “1” adalah =
4.49 Volt
- Pada AND GATE, Rata-rata logika “ 0 “ adalah = 0 Volt Rata-rata logika “1” adalah = 4.49
Volt
- Pada NOR GATE, Rata-rata logika “ 0 “ adalah = 0 Volt Rata-rata logika “1” adalah = 4.49
Volt
- Pada NOT GATE, Rata-rata logika “ 0 “ adalah = 0 Volt Rata-rata logika “1” adalah = 4.49
Volt
- Pada OR GATE, Rata-rata logika “ 0 “ adalah = 0 Volt Rata-rata logika “1” adalah = 4.49
Volt
- Pada EX-OR GATE, Rata-rata logika “ 0 “ adalah = 0 Volt Rata-rata logika “1” adalah =
4.99 Volt

3 Perbandingan hasil pengamatan prosedur (5) untuk EX-OR dengan hasil pengamatan
gambar 6(b), berdasarkan hasil pengamatan untuk Gerbang EX-OR adalah bahwa
pada saat Gerbang EX-OR berlogika “0” tegangan output menghasilkan 2 tegangan
Output yang sama, yaitu 0.00 Volt. Dan begitu pula pada saat berlogika “1” yang juga
menghasilkan 2 tegangan Output,yaitu sebesar 4.99 Volt.
Sedangkan hasil Pengamatan untuk Tabel Gambar 6(b), bahwa pada saat berlogika “0”
tegangan outputnya menghasilkan 2 tegangan output,namun tegangan output yang
dihasilkannya memiliki harga yang sama, yaitu sama-sama 0.0 Volt. Dan begitu juga
pada saat berlogika “1” yang menghasilkan 2 tegangan output yang sama, yaitu
sebesar
4.49 Volt.
4 Perbandingan hasil pengamatan dengan hasil teoritis.
 NAND gate
Secara
Pengamatan
Input Output
A B F Vo(V)
0 0 1 4.49 V
0 1 1 4.49 V
1 0 1 4.49 V
1 1 0 0.00 V

 NOR gate
Secara Pengamatan Secara Teoritis
Input Output
A B F Vo(V)
0 0 1 4.49 V
0 1 0 0.00 V
1 0 0 0.00 V
1 1 0 0.00 V

20
  OR gate
Secara Pengamatan
Input Output
A B F Vo(V)
0 0 0 0.00 V
0 1 1 4.49 V
1 0 1 4.49 V
1 1 1 4.49 V

 AND gate
Secara Pengamatan Secara Teoritis
Input Output
A B F Vo(V)
0 0 0 0.00 V
0 1 0 0.00 V
1 0 0 0.00 V
1 1 1 4.49 V

 EX-OR gate
Secara Pengamatan Secara Teoritis
Input Output
A B F Vo(V)
0 0 0 0.00 V
0 1 1 4.94 V
1 0 1 4.94 V
1 1 0 0.00 V

 NOT gate
Secara Pengamatan Secara Teoritis
Input Output
A F Vo(V)
0 1 4.49 V
1 0 0.00 V

21
5 Persamaan Output dari Gambar 6 (b) dan Gambar 6(c) adalah kedua–dua Gerbang
tersebut memakai Output Gerbang OR yang mana kaki ke tujuh pada IC tersebut
dihubungkan ke Ground dan kaki ke empat belas merupakan Vcc yang
dihubungkan kesumber tegangan maksimalnyasebesar 5 Volt.Dimana Vccdisini
merupakan OUTPUT dari pada Gerbang yang terhubung pada Tahanan (R) dan
juga tersambung pada LED seperti yang terlihat pada rangkaian Gambar (a) dan
rangkaian Gambar (b).
6 Suatu NAND gate dapat digunakan sebagai NOT gate apabila NAND gate
ditambahkan kembali NOT gate kemudian NAND dan di NOT kan
kembali, sehingga apabila dinyatakan input NAND berlogika “0” maka
outputnya berlogika “0.
7 Adapun jumlah NAND gate 2 input yang dibutuhkan untuk membuat
fungsi OR gate 2 input, yaitu dengan menbuat 2 gerbang NAND gate yang
pada setiap Outputnya dihubungkan ke input OR gate seperti yang terlihat
pada gambar berikut ini.

22
23