MODUL I

PENGENALAN GERBANG LOGIKA DASAR

A. Standar Kompetensi
Menguasai konsep pembuatan rangkaian logika sederhana
B. Kompetensi Dasar
Gerbang Logika
C. Tujuan Pembelajaran
Setelah menyelesaikan praktikum ini, diharapkan mahasiswa dapat:
1. Memahami konsep gerbang logika
2. Memahami konsep tabel kebenaran
3. Merancang dasar-dasar sistem logika
D. Materi
1. Konsep Dasar Breadboard
Breadboard digunakan untuk pengujian dan eksperimen rangkaian elektronika. Breadboard
terdiri dari banyak lubang sebagai tempat meletakkan komponen. Rangkaian elektronika dengan
mudah dapat dirangkai pada breadboard dengan cara menancapkan komponen elektronika pada
lubang-lubang yang ada.

Gambar 1.1 Breadboard Tampak dari Depan

Breadboard memiliki banyak jalur logam yang berfungsi sebagai penghantar (konduktor) yang
terletak di bagian dalam breadboard. Jalur logam tersebut tersusun seperti pada Gambar 1.2. Tiap-
tiap lubang seperti ditunjukkan pada Gambar 1.1 saling terkoneksi seperti jalur pada Gambar 1.2. Jika
Gambar 1.1 diletakkan diatas Gambar 1.2, maka akan tampak seperti Gambar 1.3.

Gambar 1.2 Breadboard Tampak dari Dalam

1
 Jalur yang berwarna biru digunakan sebagai jalur untuk menghubungkan rangkaian dengan
sumber tegangan (misalnya battery), dan jalur berwarna hijau digunakan untuk komponen.

Gambar 1.3 Layout pada Breadboard

2. Gerbang Transistor-Transistor Logic (IC TTL)

IC (Integrated Circuit) TTL merupakan perangkat logika yang memiliki tegangan kerja 4,5
sampai dengan 5,5 Volt. Jika batas tegangan dilampaui maka IC akan rusak, atau jika batas tegangan
kurang maka IC tidak akan bekerja dangan baik. IC TTL yang telah difibrikasi untung gerbang-gerbang
logika dasar antara lain:
 AND: IC 7408
 NAND: IC 7400
 NOR: IC 7402, 7425, 7427
 OR: IC 7432
 NOT: IC 7404
 EX-OR: IC 7486
1. Gerbang AND
Gerbang AND adalah suatu gerbang dimana logika output akan bernilai 1 jika input logikanya
semua bernilai 1. Gerbang AND ini sama saja dengan tanda kali atau perkalian.
Simbol gerbang AND 2 input:

Untuk gerbang AND 2 input berlaku hukum komutatif:

A . B = B. A = X

2
 Gambar 1.4 Hukum Komutatif Gerbang Logika AND
Suatu gerbang AND dapat diasumsikan seperti suatu rangkaian listrik yang terdiri dari dua saklar
yang terhubung secara seri. Jika saklar A dan saklar B dalam keadaan tertutup (Logika 1) maka
aliran listrik tersebut akan mengalir dari sumber ke saklar A dan B, sehingga ada aliran arus ke
lampu akibatnya lampu akan menyala. Jika salah satu saklar ( A atau B) dalam keadaan terbuka
(logika 0) maka tidak akan ada aliran listrik yang mengalir dan lampu tidak akan menyala.
Sehingga dapat disimpulkan lampu akan menyala jika saklar A dan B dalam keadaaan tertutup
(logika 1).

Gambar 1.5 Aplikasi Gerbang Logika AND

Tabel kebenaran gerbang AND 2 input:
INPUT OUTPUT
A B X=A.B X=B.A
1 1 1 1
1 0 0 0
0 1 0 0
0 0 0 0

Simbol gerbang AND 3 input:

Untuk gerbang AND 3 input berlaku hukum komutatif:

A . B . C = (A . B) . C = A . (B . C)

3
 Tabel kebenaran gerbang AND 3 input:
INPUT
A B
1 1
1 1
1 0
1 0
0 1
0 1
0 0
0 0
OUTPUT
C X=A.B.C X = (B . A) . C X = A . (B . C)
1 1 1 1
0 0 0 0
1 0 0 0
0 0 0 0
1 0 0 0
0 0 0 0
1 0 0 0
0 0 0 0

2. Gerbang NOT (Inverter)

Gerbang logika NOT atau biasa disebut gerbang logika inverter adalah suatu logika yang berfungsi
sebagai pembalik. Prinsip kerja dari gerbang logika inverter sangat sederhana yaitu jika kita
memasukkan logika ”1” pada input maka output akan berlawanan dengan inputnya yaitu 0.
Dengan kata lain jika kita memiliki suatu rangkaian dalam keadaaan High dan di dalam rangkaian
tersebut diberikan inverter, maka keluarannya akan menjadi Low.
Simbol gerbang NOT:

Jika kita masukkan dalam suatu program, maka persamaannya menjadi:

IF A = 0 THEN Ā = 1 atau IF A = 1 THEN Ā = 0

Pada Gambar 1.6, jika suatu rangkaian yang ada diberikan sebuah gerbang NOT/inverter dengan
input 0, maka pada outputnya akan bernilai 1 (ON).

Gambar 1.6 Aplikasi Gerbang Logika NOT dengan Input 0

Pada Gambar 1.7, jika suatu rangkaian yang ada diberikan sebuah gerbang NOT/inverter dengan
input 1, maka pada outputnya akan bernilai 0 (OFF).

Gambar 1.7 Aplikasi Gerbang Logika NOT dengan Input 1

4
3. Gerbang NAND
Gerbang logika kombinasional NAND merupakan gabungan antara dua gerbang yaitu AND dan
NOT. Gerbang kombinasional NAND juga memiliki struktur logika yang sama dengan gerbang
logika dasar AND yang memiliki 2 buah input dan 1 buah output.
Simbol gerbang NAND:

Gerbang NAND juga disebut sebagai gerbang universal karena dari gerbang ini kita dapat
membuat gerbang-gerbang logika yang lain seperti NOT, OR dan AND.

Gambar 1.8 Gerbang AND yang Diberi Inverter pada Output

Tabel kebenaran gerbang NAND:
INPUT OUTPUT
A B X
1 1 0
1 0 1
0 1 1
0 0 1

4. Gerbang OR
Gerbang OR adalah suatu gerbang logika yang memiliki 2/lebih input dan memiliki 1 output.
Simbol gerbang OR:

Output (X) akan bernilai 1 (High) jika salah satu input (A atau B) bernilai 1 dan akan bernilai 0
(Low) jika kedua input (A dan B) bernilai 0.
Tabel kebenaran gerbang OR:
INPUT OUTPUT
A B X
1 1 1
1 0 1
0 1 1
0 0 0

5
5. Gerbang EX-OR
Jika input A dan B dalam keadaan logika yang sama, maka output Y akan menghasilkan logika 0.
Sedangkan jika input A dan B dalam keadaan logika yang berbeda, maka output Y akan
menghasilkan logika 1. EX-OR merupakan variasi dari cara kerja logika OR.
Simbol gerbang EX-OR:

Aplikasi dari proses logika EX-OR ini dapat dimanfaatkan untuk membandingkan dua buah data,
yaitu apabila data-data tersebut mengandung informasi yang persis sama, maka XOR akan
memberikan output logika 0.

6. Gerbang EX-NOR
Jika input A dan B dalam keadaan logika yang sama, maka output Y akan menghasilkan logika 1.
Sedangkan jika input A dan B dalam keadaan logika yang berbeda, maka output Y akan
menghasilkan logika 0. EX-NOR dapat dikatakan memiliki sifat dari kebalikan EX-OR. EX-NOR dan
NOR memiliki perbedaan hanya pada langkah ke-empat, yaitu jika A dan B pada logika 1 maka
output Y juga 1, bukan 0 seperti pada logika NOR.
Simbol gerbang EX-NOR:

6
E. Lembar Kerja
1. Alat dan Bahan
a) Papan percobaan (breadboard)
b) IC 7408 (And), IC 7404 (Not), IC 7432 (Or), IC 7400 (Nand), IC 7402 (Nor), IC 7486 (Ex-Or)
c) LED
d) Power Supply
e) Kabel penghubung
2. Langkah-langkah percobaan
a) Menguji setiap gerbang berikut: AND, OR, NOT, NAND, NOR, EX-OR, dan EX-NOR serta
membuat tabel kebenarannya.
b) Dengan menggunakan logic circuit, mencoba membuat rangkaian seperti pada percobaan
berikut:

7
 LEMBAR KERJA MODUL I
Nama : ...............................
NIM : ...............................

1. Buatlah tabel kebenaran dari setiap gerbang yang diuji!

2. Buatlah suatu rangkaian logika (minimal menggunakan 4 gerbang logika) dan buatlah tabel
kebenaran dari rangkaian yang dibuat!
3. Buatlah kesimpulan dari hasil percobaan yang telah dilakukan!

8
 MODUL II
PENYEDERHANAAN RANGKAIAN LOGIKA MENGGUNAKAN FUNGSI BOOLEAN

A. Standar Kompetensi
Menguasai konsep penyederhanaan rangkaian logika
B. Kompetensi Dasar
1. Rangkaian Logika
2. Aljabar Boolean
C. Tujuan Pembelajaran
Setelah mengikuti praktikum ini, mahasiswa diharapkan dapat:
1. Membuktikan persamaan fungsi boolean dalam bentuk SOP dan POS
2. Membuktikan persamaan fungsi standar dengan hasil minimisasinya menggunakan boolean
D. Materi
1. Menguraikan Rangkaian-Rangkaian Logika Secara Aljabar
Rangkaian logika dapat diuraikan secara lengkap dengan menggunakan operasi-operasi
Boolean yang telah didefinisikan sebelumnya, karena rangkaian OR, AND, dan NOT merupakan
blok-blok bangun dasar dari sistem digital. Perhatikan rangkaian pada Gambar 2.1. Rangkaian
tersebut terdiri dari tiga input yaitu A, B, dan C dan suatu output X. Dengan menggunakan
ekspresi Boolean untuk tiap gerbang dengan mudah dapat ditentukan ekspresi outputnya.

Gambar 2.1 Rangkaian logika dengan ekspresi Booleannya

2. Teorema-teorema Boolean
Teorema-teorema (Hukum) Boolean dapat membantu untuk menyederhanakan ekspresi
Boolean dan rangkaian-rangkaian logika.

9
 (1)

(2)

(3)

(4)

(5)

(6)

(7)

(8)

(9)
(10)
(11)
(12)
(13)
(14)
(15)
(16)
(17)
(18)
(19)
(20)

3. Bentuk Standar Fungsi Boolean

Ada 2 bentuk standar fungsi Boolean, yaitu:
1) Sum of Product (SOP)/Minterm
Ciri–ciri:
a. Dalam setiap suku operasi variabelnya adalah perkalian.
b. Setiap suku (term) dijumlahkan.
c. Setiap suku mengandung semua variabel.

10
 Contoh: f(x,y) = xy + x’y
g(x,y,z) = x’yz + xyz + x’y’z’
Cara membaca:
a. Variabel tanpa komplemen dianggap bernilai 1.
b. Variabel dengan komplemen dibaca 0.
2) Product of Sum (POS)/Maxterm
Ciri–ciri:
a. Dalam setiap suku operasi variabelnya adalah penjumlahan.
b. Setiap suku (term) dikalikan.
c. Setiap suku mengandung semua variabel.
Contoh: f(x,y) = (x’+ y) (x + y’)
g(x,y,z) = (x + y + z’) (x’ + y’ + z) (x + y + z)
Cara membaca:
a. Variabel tampa komplemen dianggap bernilai 0.
b. Variabel dengan komplemen dibaca 1.

4. Tabel Kebenaran untuk Mencari Bentuk SOP dan POS

Perhatikan tabel kebenaran berikut:

Cara membaca:
1. Bentuk SOP: baca baris bernilai ‘1’
Kombinasi peubahnya, tulis dalam bentuk SOP/minterm.
Jadi, f(x,y,z) = x’y’z + xy’z’ + xyz = Σ(1,4,7)
2. Bentuk POS: baca baris bernilai ‘0’
Kombinasi peubahnya, tulis dalam bentuk POS/maxterm.
Jadi, f(x,y,z) = (x + y + z)(x + y’ + z)(x + y’ + z’)(x’ + y + z’) (x’ + y’ + z) = Π(0,2,3,5,6)

11
E. Lembar Kerja
1. Alat dan Bahan
a) Papan percobaan (breadboard)
b) IC 7408 (And), IC 7404 (Not), IC 7432 (Or), IC 7400 (Nand), IC 7402 (Nor), IC 7486 (Ex-Or)
2. Langkah-langkah percobaan
a) Praktikan telah membaca dan mempelajari materi modul praktikum yang akan dilaksanakan.
b) Diketahui tabel kebenaran sebagai berikut:
A B C F (A, B, C)
0 0 0 1
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 1
1 1 0 0
1 1 1 1
c) Buatlah rangkaian logikanya!
d) Amatilah dan catatlah output terhadap kombinasi keadaan input!
e) Sederhanakan fungsi tersebut!
f) Buatlah rangkaian logika hasil penyederhanaan!
g) Amatilah dan catatlah output terhadap kombinasi keadaan input!

12
 LEMBAR KERJA MODUL II
Nama : ...............................
NIM : ...............................

1. Buatlah fungsi Boolean dalam bentuk SOP dan POS standar untuk tabel kebenaran pada
langkah percobaan nomor (b)!
2. Gambarlah rangkaian logika berdasarkan tabel kebenaran standar!
3. Buatlah fungsi Boolean dalam bentuk SOP dan POS hasil minimisasi atau penyederhanaan!
4. Buatlah tabel kebenaran rangkaian gerbang logika hasil minimisasi dalam bentuk SOP dan POS
hasil percobaan!
5. Buatlah kesimpulan dari hasil percobaan yang telah dilakukan!

13
 MODUL III
PENYEDERHANAAN RANGKAIAN LOGIKA DENGAN PETA KARNAUGH

A. Standar Kompetensi
Menguasai konsep penyederhanaan persamaan logika menggunakan Peta Karnaugh (K-Map)
B. Kompetensi Dasar
1. Penyederhanaan rangkaian logika
2. Peta Karnaugh
C. Tujuan Pembelajaran
Setelah mengikuti praktikum ini, mahasiswa diharapkan dapat:
1. Membuat sebuah sistem logika sederhana melalui persamaan boolean dan tabel kebenaran
yang diketahui
2. Menggunakan Peta Karnaugh untuk memecahkan persoalan desain sistem sederhana
D. Materi
1. Penyederhanaan Persamaan Logika dengan Peta Karnaugh
Peta Karnaugh digunakan untuk penyederhaan persamaan boolean, baik untuk suku
minterm (SOP) maupun maxterm (POS). Dalam modul ini hanya akan dibahas penyederhanaan
untuk minterm saja. Peta Karnaugh menggambarkan harga suatu persamaan (fungsi) logika pada
tiap kombinasi masukan. Harga untuk setiap masukan dituliskan dalam kotak yang bersesuaian
dengan nama variabel boolean. Urutan nama variabel pada kotak Peta Karnaugh dibuat
berdasarkan deretan kode Gray. Jumlah kotak tergantung dari jumlah variabel boolean dari
persamaan tersebut.
Jumlah kotak dirumuskan dengan 2n, dengan n adalah jumlah variabel yang ada di dalam
persamaan. Untuk persamaan logika dengan 2 variabel, maka kotak yang dibutuhkan dalam peta
Karnaugh adalah 2n=4. Penggambaran Peta Karnaugh untuk 3 variabel ke atas memiliki beberapa
variasi. Berikut ini variasi gambar Peta Karnaugh untuk 2 variabel, 3 variabel dan 4 variabel.
Peletakan minterm (mn) dalam Peta Karnaugh untuk persamaan logika 2 variabel:

Gambar 3.1 Minterm dalam persamaan logika 2 variabel

14
 Variasi peletakan minterm (mn) dalam Peta Karnaugh untuk persamaan logika 3 variabel:

Gambar 3.2 Minterm dalam persamaan logika 3 variabel

Peletakan minterm (mn) dalam Peta Karnaugh untuk persamaan logika 4 variabel:

Gambar 3.3 Minterm dalam persamaan logika 4 variabel

Setelah diketahui posisi untuk setiap minterm, maka dilakukan pengelompokan (grouping).
Ketentuan grouping untuk minterm adalah:
a. Pengelompokan dilakukan pada nilai 1 yang berdekatan (tidak terselang)
b. Pengelompokan sebanyak 2n minterm (1, 2, 4, 8, 16, dst)
c. Buat kelompok sebesar mungkin

15
 Contoh pengelompokan sebagai berikut:
2 variabel

3 variabel

4 variabel

16
 Hasil pengelompokan menentukan bentuk baru dari persamaan logika. Tuliskan persamaan
baru dengan cara menuliskan SOP dari variabel yang memiliki petak bernilai “1”.
Contoh:

Maka persamaan baru dituliskan:

F = x1’x2’ + x1x2

2. Langkah-langkah Penyederhanaan dengan Peta Karnaugh

Sebagai contoh, persoalan penyederhaan untuk persamaan logika:
F = A’B’C’ + A’B’C + A’BC + A’BC’
1. Membuat tabel kebenaran dari persamaan logika
A B C A’B’C’ A’B’C A’BC A’BC’ F
0 0 0 1 0 0 0 1
0 0 1 0 1 0 0 1
0 1 0 0 0 0 1 1
0 1 1 0 0 1 0 1
1 0 0 0 0 0 0 0
1 0 1 0 0 0 0 0
1 1 0 0 0 0 0 0
1 1 1 0 0 0 0 0

2. Meletakkan minterm atau maxsterm ke dalam posisi di Peta Karnaugh (menuliskan kondisi F
sesuai nilai masukan, dapat dilihat pada kolom F)
BC
00 01 11 10
A
0 1 1 1 1
1 0 0 0 0

3. Pengelompokan (grouping)
BC 00 01 11 10
A
0 1 1 1 1
1 0 0 0 0

4. Dari pengelompokan didapatkan persamaan baru yang lebih sederhana yaitu:

F = A’

17
E. Lembar Kerja
1. Alat dan Bahan
a) Papan percobaan (breadboard)
b) IC 7408 (And), IC 7404 (Not) dan IC 7432 (Or)
2. Langkah-langkah percobaan
a) Praktikan telah membaca dan mempelajari materi modul praktikum yang akan dilaksanakan.
b) Sederhanakan persamaan logika berikut ini dengan melengkapi langkah-langkah yang telah
diberikan (gunakan peta Karnaugh minterm) kemudian implementasikan ke dalam papan
percobaan. Persamaan logika:
F = XY + X’Z + YZ
c) Rangkaian logika yang dihasilkan harus berupa rangkaian dengan 2 buah gerbang AND, satu
buah gerbang OR dan 1 buah gerbang NOT!
d) Gambarkan rangkaian logika yang dihasilkan!

18
 LEMBAR KERJA MODUL III
Nama : ...............................
NIM : ...............................

Persamaan logika: F = XY + X’Z + YZ

1. Tabel Kebenaran untuk F:

X Y Z XY X’Z YZ F

0 0 0

0 0 1

0 1 0

0 1 1

1 0 0

1 0 1

1 1 0

1 1 1

2. Isikan posisi min term

YZ
00 01 11 10
X

Dilihat dari posisi minterm yang didapatkan, tuliskan hasil penggabungan minterm, sehingga
didapatkan persamaan hasil penyederhanaan:
F = ………………………………………..

19
 3. Gambarkan rangkaian logika dari F yang sudah disederhanakan!

4. Buatlah rangkaian menggunakan papan percobaan!

20
 MODUL IV
ADDER DAN KOMPARATOR

A. Standar Kompetensi
Menguasai konsep rangkaian kombinasional
B. Kompetensi Dasar
1. Adder
2. Komparator
C. Tujuan Pembelajaran
Setelah mengikuti praktikum ini, mahasiswa diharapkan dapat:
1. Mengenal rangkaian adder dan komparator biner
2. Mengenal rangkaian adder dan komparator biner dalam bentuk IC
D. Materi
Adder
Adder (penjumlah biner) merupakan rangkaian logika kombinasional yang berfungsi melakukan
operasi penjumlahan bilangan biner. Penjumlah biner 1-bit terdiri dari Half Adder dan Full Adder.
1. Half Adder
Half Adder merupakan rangkaian penjumlah yang tidak menyertakan bawaan sebelumnya
(previous carry) pada inputnya. Rangkaian logika untuk penjumlah biner 1-bit dapat dilakukan
setelah mengetahui tabel kebenarannya, seperti terlihat pada Tabel 1.
Tabel 1. Tabel Kebenaran Half Adder 1-bit
INPUT OUTPUT Keterangan:
A B S Cn A : Augend (bilangan yang dijumlahkan)
0 0 0 0 B : Addend (bilangan penjumlah)
0 1 1 0 S : Sum (hasil penjumlahan)
1 0 1 0 Cn : Next Carry (bawaan berikutnya)
1 1 0 1

Berdasarkan hasil keluaran S dan Cn pada tabel kebenaran, dapat diketahui bahwa keluaran S
memiliki keluaran sesuai logika XOR dan keluaran C n memiliki keluaran sesuai logika AND. Oleh
karena itu, rangkaian logika untuk penjumlah biner 1-bit dapat dirangkai dengan sebuah gerbang
logika XOR dengan 2 masukan untuk keluaran S dan sebuah gerbang logika AND dengan 2
masukan untuk keluaran Cn. Rangkaian penjumlah biner 1-bit tersebut disebut sebagai Half
Adder, seperti diperlihatkan pada Gambar 4.1.

21
 Cn A Cn
Half
B Adder S
A
S
B

(a) (b)
Gambar 4.1 Half Adder, a) Rangkaian logika Half Adder, b) Bagan Half Adder
Secara umum, persamaan logika rangkaian Half Adder berdasarkan tabel kebenaran adalah
sebagai berikut:
Sum = A’B + AB’ atau Sum = A ⨁ B
Cn = A . B
2. Full Adder
Full Adder adalah rangkaian penjumlah yang menyertakan bawaan sebelumnya (previous carry)
pada inputnya. Penjumlahan ini disebut sebagai Full Adder karena terdapat tiga buah masukan
dan dua buah keluaran (Sum dan Carry). Full Adder ini digunakan untuk melakukan penjumlahan
bit mulai dari bit sebelah kiri bit LSB, sehingga apabila diperoleh nilai C n dari penjumlahan bit
sebelumnya, maka bit Cn tersebut menjadi Cp untuk dijumlahkan ke bit selanjutnya di sebelah kiri.
Rangkaian Full Adder dapat diperoleh dengan terlebih dahulu menyederhanakan ekspresi logika
berdasarkan tabel kebenaran seperti ditunjukkan pada Tabel 2.
Tabel 2. Tabel Kebenaran Full Adder 1-bit
INPUT OUTPUT Keterangan:
A B Cp S Cn A : Augend (bilangan yang dijumlahkan)
0 0 0 0 0 B : Addend (bilangan penjumlah)
0 0 1 1 0 S : Sum (hasil penjumlahan)
0 1 0 1 0 Cp : Previous Carry (bawaan sebelumnya)
0 1 1 0 1 Cn : Next Carry (bawaan berikutnya)
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1

Pada Tabel 1 terlihat bahwa keluaran S akan berlogika ‘1’ pada empat kemungkinan, yaitu A’B’Cp,
A’BCp’, AB’Cp’ dan ABCp. Keempat kemungkinan tersebut dapat disederhanakan menggunakan
kaidah Boolean sebagai berikut:
Sum = A’B’Cp + A’BCp’ + AB’Cp’ + ABCp
= A’B’Cp + BCp’ + AB’Cp’ + BCp
= A’B ⨁ Cp + AB’ ⨁ Cp
= A ⨁ B ⨁ Cp

22
 Dari hasil penyederhanaan, dapat ditentukan bahwa rangkaian logika untuk keluaran Sum dapat
digunakan dua buah gerbang logika XOR yang masing-masing memiliki 2 masukan seperti terlihat
pada Gambar 4.2.

A
B

S
Cp

Gambar 4.2 Rangkaian logika keluaran Sum pada Full Adder

Selanjutnya, untuk menentukan rangkaian logika keluaran Cn dapat dilihat kembali pada Tabel 2.
Pada tabel kebenaran tersebut, keluaran Cn akan berlogika 1 pada empat kemungkinan, yaitu
A’BCp, AB’Cp, ABCp’ dan ABCp. Keempat kemungkinan tersebut dapat disederhanakan
menggunakan kaidah Boolean sebagai berikut:
Cn = A’BCp + AB’Cp + ABCp’ + ABCp
= ABCp‘ + Cp + ACpB’ + B + BCpA’ + A
= AB 1 + ACp 1 + BCp 1
= AB + ACp + BCp
Dari hasil penyederhanaan di atas dapat ditentukan bahwa rangkaian logika untuk keluaran Cn
dapat digunakan tiga buah gerbang logika AND yang masing-masing memiliki 2 masukan dan
sebuah gerbang logika OR yang memiliki 3 masukan seperti terlihat pada Gambar 4.3.

A
B

A Cn
Cp

B
Cp

Gambar 4.3 Rangkaian logika keluaran Cn pada Full Adder

Melalui hasil persamaan logika di atas, dapat digambarkan bagaimana rangkaian logika untuk Full
Adder terbentuk dari dua buah Half Adder seperti terlihat pada Gambar 4.4 berdasarkan
persamaan logika yang telah disederhanakan.

23
 AB
Cn Cn
A
A Full
B
B Adder
Cp(A’B+AB’) S
Cp

Cp S

(a) (b)
Gambar 4.4 Full Adder, a) Rangkaian logika Full Adder, b) Bagan Full Adder
Half Adder maupun Full Adder menjadi dasar untuk membentuk rangkaian penjumlah/pengurang
dalam sistem digital.
Komparator
Comparator (pembanding) merupakan rangkaian logika kombinasional yang berfungsi untuk
membandingkan 2 buah masukan. Keluaran dari Comparator ada tiga, yaitu yang menyatakan
kedua masukan sama besar, atau masukan pertama kurang dari masukan kedua, dan atau
masukan pertama lebih dari masukan kedua.

A OA=B
Comparator OA<B
B OA>B

Gambar 4.5 Bagan Comparator

Proses yang terjadi dalam rangkaian Comparator direpresentasikan pada tabel kebenaran seperti
terlihat pada Tabel 3. Terdapat 2 buah kemungkinan nilai masukan sama besar, yaitu 00 dan 11,
sementara itu terdapat 1 kemungkinan nilai masukan pertama kurang dari masukan kedua,
demikian juga dengan 1 kemungkinan nilai masukan pertama lebih dari masukan kedua.
Tabel 3. Tabel Kebenaran Comparator
A B OA=B OA<B OA>B
0 0 1 0 0
0 1 0 1 0
1 0 0 0 1
1 1 1 0 0
Berdasarkan Tabel 3, diperoleh persamaan untuk implementasi rangkaian Comparator sebagai
berikut:
OA=B = A XNOR B
OA<B = A’ B
OA>B = A B’

24
 Berdasarkan persamaan di atas dapat digambarkan rangkaian logika Comparator seperti terlihat
pada Gambar 4.6.
A B

OA=B

OA<B

OA>B

Gambar 4.6 Rangkaian logika Comparator

25
E. Lembar Kerja
1. Alat dan Bahan
a) Papan percobaan (breadboard)
b) IC 7408 (And), IC 7404 (Not), IC 7432 (Or), IC 7402 (Nor), IC 7486 (Ex-Or)
2. Langkah-langkah percobaan
Adder
a) Praktikan telah membaca dan mempelajari materi modul praktikum yang akan dilaksanakan.
b) Rangkailah gerbang logika adder berikut ini:

c) Sambungkan terminal input dengan switch input dan terminal output dengan lampu LED.
d) Sambungkan terminal supply dengan +5 Volt dan ground.
e) Amatilah dan catatlah output terhadap kombinasi keadaan input.
f) Rangkailah adder dengan menggunakan IC 7483.
g) Sambungkan terminal input dengan switch input dan terminal output dengan lampu LED.
h) Sambungkan terminal supply dengan +5 Volt dan ground.
i) Amatilah dan catatlah output terhadap kombinasi keadaan input.
Komparator
a) Praktikan telah membaca dan mempelajari materi modul praktikum yang akan dilaksanakan.
b) Rangkailah gerbang logika komparator berikut ini:

c) Sambungkan terminal input dengan switch input dan terminal output dengan lampu LED.
d) Sambungkan terminal supply dengan +5 Volt dan ground.

26
 e) Amatilah dan catatlah output terhadap kombinasi keadaan input.
f) Rangkailah komparator dengan menggunakan IC 7485.
g) Sambungkan terminal input dengan switch input dan terminal output dengan lampu LED.
h) Sambungkan terminal supply dengan +5 Volt dan ground.
i) Amatilah dan catatlah output terhadap kombinasi keadaan input.

27
 LEMBAR KERJA MODUL IV
Nama : ...............................
NIM : ...............................

1. Buatlah tabel kebenaran rangkaian gerbang logika adder yang dirangkai dari gerbang logika
dasar dan adder dalam bentuk IC!
2. Buatlah tabel kebenaran rangkaian gerbang logika komparator yang dirangkai dari gerbang
logika dasar dan komparator dalam bentuk IC!
3. Buatlah kesimpulan dari hasil percobaan yang telah dilakukan (fungsi dari adder dan
komparator beserta cara kerjanya)!

28