Anda di halaman 1dari 14

LAPORAN LABORATORIUM ELEKTRONIKA DIGITAL GATE GATE LOGIKA

Oleh : Nama Nim Kelas : Hendri Cahyono :1220403037 : A2

Dosen pembimbing : Yaman, S.T., M. Eng Fauzan, S. T., M. Eng

POLITEKNIK NEGERI LHOKSEUMAWE JURUSAN TEKNIK ELEKTRO / PRODI TEKNIK LISTRIK TAHUN AJARAN 2013 / 2014

LEMBAR PENGESAHAN

Nama percobaan Nomor percobaan Nama praktikan Nim praktikan Nama patner kerja

: Gate Gate Logika : 03 : Hendri Cahyono : 1220403037 :1. Haryandi Fitra Amran 2. Mulidan 3. Feri Firdaus 4. Rahmad Rezki

Tanggal percobaan Tanggal penyerahan laporan Nama pemeriksa

: 23 Oktober 2013 : 29 Oktober 2013 :1. Yaman, S. T., M. Eng 2. Fauzan, S. T., M. Eng

Paraf / Tanda tangan

Nilai

Kata Pengantar

Puji dan syukur saya panjatkan ke hadhirat Allah SWT, karena dengan rahmat dan hidayah-Nya saya dapat menyelesaikan laporan praktikum Laboratorium Elektronika Digital yang berjudul Aljabar Boolean tepat pada waktunya. Shalawat beriring salam saya hantarkan ke pangkuan nabi Muhammad SAW yang telah membawa kita dari alam kebodohan ke alam yang penuh dengan ilmu pengetahuan seperti pada saat ini. Terima kasih saya ucapkan kepada Pak. Yaman, S.T., M. Eng dan Pak. Fauza, S.T., M. Eng selaku instruktur / pengasuh kami dan Pak. Yafet selaku teknisi di laboratorium elektonika digital. Laporan ini saya buat sesuai dengan data yang saya peroleh dari hasih praktikum Aljabar Boolean, Jobsheet Petunjuk Praktikum Rangkaian Logika, dan situs

Internet. Saya juga mengucapkan terima kasih kepada teman - teman yang telah ikut membantu melakukan praktikum Aljabar Boolean ini. Akhir kata, Saya sadar bahwa laporan ini masih jauh dari kata sempurna. Karena itu saya sangat mengharapkan saran dari teman - teman semua yang bersifat membangun untuk pembuatan laporan ke depannya agar menjadi lebih baik. Dan saya harap semoga laporan ini bisa bermanfaat bagi kita semua. Amin.

29 Oktober 2013

Penulis

Daftar Isi

Kata Pengantar ......................................................................................................................................... i Daftar Isi ................................................................................................................................................. ii

I. II. III. IV. V. VI. VII. VIII. IX.

Tujuan ........................................................................................................................................ 1 Dasar Teori ................................................................................................................................. 1 Diagram Rangkaian.................................................................................................................... 4 Peralatan dan Komponen ........................................................................................................... 4 Langkah Kerja ............................................................................................................................ 5 Tabel Hasil Percobaan................................................................................................................ 5 Analisa ....................................................................................................................................... 6 Kesimpulan ................................................................................................................................ 7 Daftar pustaka ............................................................................................................................ 8

ii

I.

Tujuan Percobaan ini dilakukan bertujuan untuk : 1. Menyelidiki operasi logika dari gate gate logika. 2. Membuktikan dan mengamati operasi logika dari gate gate logika.

II.

Dasar Teori Gerbang Logika merupakan dasar pembentuk sistem digital. Gerbang Logika beroperasi dengan bilangan biner, karenanya disebut Gerbang Logika Biner. Tegangan yang digunakan dalam gerbang logika adalah High (berarti "1" atau "+5V") atau Low (berarti "0" atau "0 V" ). Semua sistem digital disusun dengan hanya menggunakan tiga gerbang logika dasar: gerbang AND, gerbang OR dan gerbang NOT. Empat gerbang logika lain dapat dibuat dari gerbang-gerbang dasar ini, yakni: gerbang NAND, gerbang NOR, gerbang eksklusif OR, gerbang eksklusif NOR . Gerbang-gerbang logika tersebut disusun dengan menggunakan dioda dan resistor (Diode Logic), dengan menggunakan resistor dan transistor (Resistor Transistor Logic), atau dengan menggunakan kombinasi transistor (TransistorTransistor Logic - TTL). Kelompok logika lain dinamakan berdasar konfigurasi rangkaiannya dan tersedia sebagai suatu IC (Integrated Circuit). Contohnya P-MOS (Positive-Metal Oxide Semiconductor), CMOS (Complementary Metal Oxide Semiconductor), ECL (Emitter-Coupled Logic), I2L (Integrated Injection Logic). Yang paling populer adalah keluarga TTL yang dikenal dengan seri 74/54 yang masih terbagi lagi dalam kelompok-kelompok: standar (74/54), High-speed TTL (74H/54H), Low-power TTL (74L/54 L), Schottky TTL (74S/54S), Low power Schottky TTL (74LS/54LS). Selain itu juga cukup banyak dipakai keluarga CMOS yang ditandai dengan HC, HCT, AC atau ACT. Umumnya TTL dipilih karena mempertimbangkan kecepatannya, sedang CMOS disukai karena pemakaian dayanya yang relatif rendah. Jika dilihat dari literatur pabrik, kita akan menemukan bahwa gerbang NAND merupakan gerbang yang paling banyak tersedia dan digunakan. Karena itu gerbang NAND sering juga digunakan untuk membangun gerbang-gerbang lain, sehingga disebut gerbang universal. Pada percobaan ini kita akan mengenal gerbang-gerbang logika dasar dengan memanfaatkan gerbang NAND sebagai gerbang universal. Gerbang NOR sebagaimana gerbang NAND juga merupakan gerbang universal.
1

Semua rangkaian logika bagaimanapun kompleksnya dapat dibangun hanya dengan gerbang NAND atau hanya gerbang NOR saja. Operasi logika dari OR gate dapat dinyatakan bahwa output OR gate berlogika 1 apabila satu atau lebih inputnya berlogika 1. Atau dengan kata lain bahwa output OR gate berlogika 0 apabila semua inputnya berlogika 0. Untuk OR gate 2 input operasi logikanya ditunjukkan dalam bentuk tabel yang disebut tabel kebenaran (truth table). Diperlihatkan pada gambar 1. Output dari suatu AND gate akan berlogika 0 apabila salah satu inputnya berlogika 0. atau dengan kata lain output AND gate berlogika 1 hanya apabila semua inputnya berlogika 1. Tabel kebenaran dan simbol untuk gerbang OR gate dan gerbang AND gate diperlihatkan pada gambar 1.
A B
Simbol Logika OR

A F B
Simbol Logika AND

Gambar. 1

Berbeda dengan gate yang lain, NOT gate hanya mempunyai 1 input dan 1 output gate ini selalu akan berkebalikan dengan logika inputnya. Apabila inputnya berlogika 1 maka outputnya berlogika 0. Simbol dan tabel kebenaran untuk gate ini diperlihatkan pada gambar 2. Operasi logika NOR gate sama dengan kebalikan operasi OR gate karena gate ini merupakan kombinasi dari gate dasar NOT dan OR gate oleh karena itu output NOR gate akan berlogika 0 apabila salah satu inputnya berlogika 1. Tabel kebenaran dan simbolnya diperlihatkan pada gambar 2. NAND gate merupakan kombinasi dari NOT dan AND gate. Karena itu operasi NAND gate adalah sama dengan operasi AND gate dan diikuti operasi NOT

gate. Jadi dapat dinyatakan bahwa output dari NAND gate akan berlogika 1 apabila salah satu inputnya berlogika 0. Tabel kebenaran dan simbol NAND gate diperlihatkan pada gambar 2.
A B
Simbol Logika NOT

A F F B
Simbol Logika NOR Simbol Logika NAND

A 1 0

B 0 1

A 0 0 1 1

B 0 1 0 1

F 1 0 0 0

A 0 0 1 1

B 0 1 0 1

F 1 1 1 0

Tabel kebenaran NOT

Tabel kebenaran NOR

Tabel kebenaran NAND

Gambar. 2

Dua rangkaian logika yang lain adalah EX-OR dan EX-NOR. Kedua gate ini merupakan kombinasi dari gate-gate dasar dan hanya mempunyai dua input. Output EX-OR berlogika 0 apabila kedua inputnya berlogika sama 0 atau 1, atau dengan kata lain output EX-OR gate berlogika 1 apabila kedua inputnya berbeda (gambar 3). Oleh karena itu keadaan outputnya dapat ditulis sebagai berikut : F = A B
A F B
Simbol Logika EX-OR

A F B
Simbol Logika EX-NOR

A 0 0 1 1

B 0 1 0 1

F 0 1 1 0

A 0 0 1 1

B 0 1 0 1

F 1 0 0 1

Tabel kebenaran EX-OR

Tabel kebenaran EX-NOR

Gambar. 3

Operasi logika EX-NOR gate berkebalikan dengan operasi EX-OR gate. Apabila kedua inputnya berlogika berbeda maka outputnya berlogika 0, sebaliknya bila kedua inputnya sama 0 atau 1 maka outputnya berlogika 1, seperti terlihat pada gambar 3.

III.

Diagram Rangkaian
Vcc = 5v

A B
Vo

Gambar ( a )

A B

A B

Gambar ( b )

Gambar ( c )

IV.

Peralatan dan Komponen 1. Catu daya 5V 2. Voltmeter 3. Protoboard 4. LED 5. IC : 7400 ( NAND ) 7402 ( NOR ) 7404 ( NOT ) 7408 ( AND ) 7432 ( OR ) 6. Kabel penghubung secukupnya.
4

: 1 buah : 1 buah : 1 buah : 1 buah : 1 buah : 1 buah : 1 buah : 1 buah : 1 buah

V.

Langkah Kerja 1. Membuat rangkain seperti diagram rangkaian ( a ). Bila telah benar laporkan kepada instruktur. 2. Menghidupkan catu daya dan mengatur tegangan catu daya sebesar 5V. 3. Memberikan data input sesuai dengan data pada tabel pengamatan, (untuk logika 1 dibiarkan bebas / tidak tehubung kemanapun, sedangkan untuk logika 0 dihubungkan ke grounding / netral / negatif pada catu daya), kemudian mengamati Vo dan indikator lampu LED. Dan mencatat hasilnya dalam tabel pengamatan. 4. Mengulangi langkah 1 s/d 3 untuk setiap gate gate logika AND, OR, NOR, NAND, dan NOT. 5. Membuat rangkaian seperti diagram rangkaian ( b ) dan ( c ). 6. Mengulangi langkah 2 dan 3 untuk diagram rangkaian ( b ) dan ( c ), kemudian mencatat hasilnya dalam tabel pengamatan.

VI.

Tabel Hasil Percobaan NOR Gate (IC 7402) A B 0 0 1 1 0 1 0 1 Vo (volt) 2,9 0,2 0,2 0,2 F 1 0 0 0 NAND Gate (IC 7400) A 0 0 1 1 B 0 1 0 1 Vo (volt) 2,8 2,8 2,8 0,2 F 1 1 1 0

AND Gate (IC 7408) A B 0 0 1 1 0 1 0 1 Vo (volt) 0,2 0,2 0,2 2,9 F 0 0 0 1

OR Gate (IC 7432) A B 0 0 1 1 0 1 0 1 Vo (volt) 0,2 2,9 2,9 2,9 F 0 1 1 1

Diagram gambar ( b ) A B 0 0 1 1 0 1 0 1 Vo (volt) 0,2 2,9 2,9 0,2 F 0 1 1 0

Diagram gambar ( c ) A 0 0 1 1 B 0 1 0 1 Vo (volt) 2,7 0,2 0,2 2,7 F 1 0 0 1

NOT Gate (IC 7404) A Vo (volt) B 0 2,8 1 1 0,2 0 Keterangan : 1 = High dan 0 = Low
5

VII.

Analisa Percobaan ini dilakukan dengan menggunakan lima buah IC, yaitu IC 7408, 7432, 7400, 7402, dan 7404. Dengan gerbang logika masing masing yaitu AND, OR, NAND, NOR, dan NOT. Dengan tegangan Vcc yang tetap yaitu sebesar 5V. Pada saat dilakukan percobaan, untuk menandakan input yang diberikan berlogika 1 atau High yaitu dengan cara dibiarkan bebes / inputnya tidak terhubung kemanapun. Sedangkan untuk logika 0 atau Low yaitu dengan cara inputnya dihubungkan ke grounding atau dihubungkan ke negatif pada catu daya yang digunakan dalam percobaan. Jika dilihat dari tabel hasil percobaan, untuk gerbang AND pada saat kaki A dan B diberikan input berlogika 0 maka output F berlogika 0 dengan tegangan Vo sebesar 0,2V. Pada saat dikaki A diberi input 0 dan B diberi input 1, maka output F berlogika 0 dengan tegangan Vo sebesar 0,2v. Pada saat kaki A diberi input 1 dan B diberi input 0 maka outpu F masih berlogika 0 dengan tegangan Vo yang sama yaitu sebesar 0,2v, pada saat diberikan input di kaki A dan B = 1, output F berlogika 1 dengan tegangan Vo sebesar 2,9v. Hasil percobaan ini sesuai dengan tabel kebenaran gerbang AND. Sedangkan untuk gerbang NAND jika dilihat dari tabel hasil percobaan adalah kebalikan dari gerbang AND atau bukan gerbang AND. Pada saat di kedua kaki atau di salah satu kaki input A dan B diberikan logika 0 maka output F akan berlagika 1 dengan Vo sebesar 2,8V. Dan pada saat di kedua kaki input A-B diberikan logika 1 maka output F berlogika 0 dengan Vo sebesar 0,2V. Untuk gerbang OR, pada saat kaki A - B diberikan input berlogika 1 maka output F berlogika 1 dengan tegangan Vo sebesar 2,9V. Pada saat kaki A diberi input 1 dan kaki B diberi input 0 maka output F berlogika 1 dengan tegangan Vo sebesar 2,9v. Pada saat kaki A diberi input 0 dan kaki B diberi input 1 output yang dihasilkan berlogika 1 dengan tegangan Vo sebesar 2,9v. Pada saat diberikan input di kaki A dan B = 0, maka output F berlogika 0 dengan tegangan Vo sebesar 0,2v. Sedangkan gerbang NOR adalah kebalikan dari gerbang OR atau bukan gerbang OR. Sedangkan untuk gerbang NOT, pada saat input A diberikan logika 0 maka output B akan berlogika 1 dengan Vo sebesar 2,8V. Sedangka pada saat input A diberikan logika 1 maka output B berlogika 0 dengan Vo sebesar 0,2V. Dengan hasil yang seperti ini maka dapat dikatakan bahwa gerbang NOT berfungsi sebagai pembalik sinyal inputannya.

Untuk proses pendapatan output F untuk tabel diagram gambar ( b ) dan diagram gambar ( c ) adalah sebagai berikut :

0 0

1 0 1 0 0 0 0

1 0

0 0 1 0 1 1

Vo = 0,2V
1

Vo = 2,9V

0 1

1 1 0 0 1 1 0

1 1

0 1 0 1 0 0 0

Vo = 2,9V

Vo = 0,2V

Hasil untuk tabel diagram gambar ( b )

Jika dilihat dari hasil outputnya, rangkaian gambar (b) adalah gerbang EX-OR.

0 0

1 1 0 0 1 1 0
Vo = 2,7V

1 0

0 1 0 1 0 0 0
Vo = 0,2V

0 1

1 0 1 0 0 0 0
Vo = 0,2V

1 1

0 0 1 1 0 1 1
Vo = 2,7V

Hasil untuk tabel diagram gambar ( c )

Jika dilihat dari hasil outputnya, rangkaian gambar (c) adalah gerbang EX-NOR.

VIII.

Kesimpulan Setelah melakukan percobaan ini dapat disimpulkan bahwa gerbang AND akan menghasilkan output 1 apabila kedua inputannya berlogika 1, dan akan menghasilkan output 0 bila dikedua input atau disalah satu inputnya diberikan logika
7

0, sedangkan untuk gerbang NAND adalah kebalikan dari gerbang AND atau bukan gerbang AND. Gerbang OR akan menghasilkan output 0 apabila kedua inputannya berlogika 0 dan akan menghasilkan output 1 bila disalah satu kaki atau di kedua kakinya diberi input berlogika 1, sedangkan gerbang NOR adalah kebalikan dari gerbang OR atau bukan gerbang OR. Gerbang NOT akan membalikkan sinyal atau input yang diberikan.

IX.

Daftar pustaka Fadhli, Jobsheet Petunjuk Praktikum Rangkaian Logika Semester II, T.elektro, Piliteknik Negeri Lhokseumawe, Tahun 2008.