MODUL

D FLIP-FLOP
I. TUJUAN PERCOBAAN
Praktikan diharapkan dapta
1. Menjelaskan sifat dan cara kerja tangkaian D Flip-Flop dari NAND gate
2. Menjelaskan sifat dan cara kerja rangkaian D Flip-Flop yang menggunakan IC
tipe 7474
II. PENDAHULUAN
1. D Flip-Flop dengan NAND gate
D Flip-Flop merupakan suatu RS Flip-Flop yang ditambah dengan suat inverter
pada RESET dan Inputnya. Sifat dari suatu D FF adalah : Output Q akan berada
pada keadaan logic 1. Dan bilamana input D dalam keadaan logic 1, maka D FF
ini akan berada dalam keadaan RESET (Q=0)
Jika Clock berada pada kondisi logic 0, maka perubahan logic pada input D
tidak akan mempengaruhi kondisi Outputnya.
2. D Flip-Flop dengan IC 7474
Didalam sebuah IC tipe 7474, terdapat 2 buah DFF yang memiliki terminal
CLEAR dan PRESET. Apabila diberikan logic 0 ke terminal CLEAR maka
output Q akan berada keadaan logic 0. Jika terminal PRESET diberi logic 0,
maka output Q akan berada pada keadaaan logic 1 (SET).
Fungsi dari terminal-terminal input lainya, yaitu Cloc dan Data (D), sama
dengan D FF buasa. Keadaan-keadaan logic yang teradapat pada input D akan
diteruskan ke output Q pada saat pulsa clock berubah dari keadaan logic 0 ke
keadaan logic 1.
D FF ini dapat digunakan untuk membuat rangkaiana=rangkaian antara lain
shift register dan counter.
III. ALAT DAN BAHAN PERCOBAAN
1. Digital Trainer
2. IC TTL Tipe : SN 7400 (NAND GATE)
3. IC TTL TIpe : SN 7474(D FF)
4. Tools kit
IV. LANGKAH PERCOBAAN
1. Buatlah rangkaian seperti pada gambar 9.1
 Gambar 9.1 D FF dari NAND gate
2. Hubungkan terminal input D dan Clock ke terminal input logic pada trainer
digital
3. Periksa Kembali semua rangkaian, jika sudah benar nyalakan power supply
4. Berikanlan masukan logic seperti pada table keterminal inout D dan Clock.
Catat kondisi outputnya.
5. Matikan power supply.

Tabel Pengamatan

INPUT OUTPUT

D Clock Q Q’

0 0

0 1

1 0

1 1

0 0

0 1

1 0

1 1

6. Buatlah rangkaian seperti pada gambar 9.2

7. Hubungkan terminal input D, Clock, PRESET dan CLEAR KE terminal input
logic pada trainer digital.
8. Periksa Kembali semua rangkaian, jika sudah benar nyalakan power supply
9. Berikanlah masukan logic seperti pada table keterminal input D, Clock,
PRESET, dan Clear. Catat kondisi outputnya.
10. Matikan power supply.
 Gambar 9.2 D Flip-Flop dengan IC 7474

PRESET CLEAR INPUT OUTPUT

CLOCK D Q Q’

0 0 0 0

0 0 0 1

0 1 1 0

0 1 1 1

1 0 0 0

1 0 0 1

1 1 1 0

1 1 1 1

V. TUGAS DAN PERTANYAAN :

1. Jelaskan fungsi Clock, Clear, dan Preset dari D Flip-Flop
2. Simpulkan percobaan yang telah dilakukan

VI. HASIL PERCOBAAN :

1. D Flip-flop dengan NAND Gate:
Rangkaian :
 Tabel pengamatan :

INPUT OUTPUT

D Clock Q Q’

0 0 1 0

0 1 0 1

1 0 1 0

1 1 1 0

0 0 0 1

0 1 0 1

1 0 1 0

1 1 1 0

2. D Flip-Flop dengan IC 7474

Rangkaian :
 Tabel Pengamatan :

PRESET CLEAR INPUT OUTPUT

CLOCK D Q Q’

0 0 0 0 1 1

0 0 0 1 1 1

0 1 1 0 1 0

0 1 1 1 1 0

1 0 0 0 0 1

1 0 0 1 0 1

1 1 1 0 1 0

1 1 1 1 1 0

VII. Jawaban dan Kesimpulan

1. Clock pada D Flip-Flop mempengaruhi perubahan output yang terjadi karena
adanya perubahan input D. Pada D Flip-Flop dengan NAND Gate perubahan
input logic pada D akan mempengaruhi perubahan output (Q) apa bila Clock
berlogic 1. Sedangkan pada D Flip-Flop IC 7474 perubahan input logic pada
D akan mempengaruhi perubahan output (Q) apabila terjadi perubahan logic
pada Clock.
Pada D Flip-flop IC 7474 , Saat input pada PRESET berlogic 1, Flip-Flop
akan berada pada kondisi RESET (Q=0) . Saat input Clear berlogic 1 , Flip-
Flop akan berada pada kondisi SET (Q=1) . Jika PRESET dan CLEAR sama
 sama berlogic 1 maka, kondisi output bergantung pada yang lebih dahulu
berlogic 1.
2. Kesimpulan
 D Flip-Flop dengan NAND Gate:
1. D Flip-Flop adalah RS Flip-Flop yang memiliki inverter yang
berada pada RESET dan INPUTnya.
2. Logic pada Input D akan berpengaruh pada output apabila Clock
berlogic 1.
3. Flip-Flop akan berada pada kondisi SET (Q=1) apabila D berlogic
1.
4. Flip-Flop akan berada pada kondisi RESET (Q=0) apabila D
berlogic 0
 D Flip-Flop dengan IC 7474
1. IC 7474 memiliki 2 D Flip-Flop yang mempunyai CLEAR dan
PRESET.
2. Pada D Flip-Flop IC 7474 perubahan input logic pada D akan
mempengaruhi perubahan output (Q) apabila terjadi perubahan
logic pada Clock.
3. Flip-flop akan berada pada kondisi RESET (Q=0) apabila PRESET
berlogic 1
4. Flip-Flop akan berada pada kondisi SET (Q=1) apabila CLEAR
berlogic 1
5. Pengaruh D terhadap output identic dengan D flip-flop NAND
Gate.
6. Apabila PRESET dan CLEAR berlogic sama yaitu 1, maka kondisi
flip-flop akan bergantung pada yang lebih dahulu berlogic 1.

3.