LAPORAN PRAKTIKUM

IF310303

PRAKTIKUM SISTEM DIGITAL

MODUL: 07

“FLIP FLOP”

NAMA : ARGA PUTRA WIDIYAT PRATAMA

NIM : M0520015
KELOMPOK : 01
HARI : SELASA
TANGGAL : SELASA, 24 NOVEMBER 2020
WAKTU : 7.30 – 8.15
ASISTEN : - ASA MUHAMMAD FARHAN
- ANNAS ABDURRAHMAN

PROGRAM STUDI INFORMATIKA

UNIVERSITAS SEBELAS MARET

2020
 Modul 07
FLIP - FLOP
ARGA PUTRA WIDIYAT PRATAMA (M0520015) / Kelompok 1 / Selasa, 24 November 2020
Email : argaputra@student.uns.ac.id
Asisten : Asa Muhammad Farhan & Annas Abdurrahman

Abstraksi
Flip-flop merupakan pengaplikasian dari gerbang logika yang bersifat Multivibrator
Bistabil. Dikatakan Multibrator Bistabil karena kedua tingkat tegangan keluaran pada
Multivibrator tersebut adalah stabil dan situasi tingkat tegangan keluarannya berubah hanya saat
dipicu. Flip-flop memiliki dua output yang salah satunya merupakan komplemen dari yang lain.
Flip-flop elektronik pertama kali ditemukan oleh dua orang ahli fisika Inggris William Eccles
dan F.W.Jordan pada tahun 1918 ini merupakan dasar dari penyimpan data memory pada
computer maupun Smartphonr. Flip-flop juga dapat digunakan sebagai penghitung detak dan
sebagai penyinkronisasian input sinyal waktu variabel untuk beberapa sinyal waktu referensi.

Kata kunci: Flip-flop, Multibrator, sinyal

 I. PENDAHULUAN
Dalam elektronik, flip-flop atau kait sirkuit memiliki dua keadaan stabil dan dapat
digunakan untuk menyimpan informasi keadaan. Flip-flop adalah multivibrator bistable. Sirkuit
dapat dibuat untuk mengubah keadaan dengan sinyal yang diterapkan pada satu atau lebih input
control dan akan memiliki satu atau dua output. Ini adalah elemen penyimpanan dasar dalam
logika sekuensial. Flip-flop dan kait merupakan dasar penyusun sistem elektronik digital yang
digunakan dalam komunikasi, computer, dan banyak jenis sistem lainnya. Flip-flop dan kait
digunakan sebagai elemen dalam mrnyimpan data.

Penyimpanan data seperti dapat digunakan untuk penyimpanan keadaan, serta sirkuit
seperti itu digambarkan sebagai logika sekuensial. Ketika digunakan dalam mesin yang memiliki
kondisi terbatas, output dan status berikutnya tidak hanya bergantung pada input sebelumnya,
tetapi juga pada kondisi sebelumnya. Hal ini juga dapat digunakan untuk menghitung pulsa, dan
untuk menyinkronkan sinyal input dengan waktu bervariasi ke beberapa sinyal waktu referensi.
Flip-flop dapat berupa sederhana atau clocked yang sederhana biasanya disebut kait. Kata kait
biasanya digunakan untuk elemen penyimpanan, sedangkan perangkat clock digambarkan
sebagai flip slops.
 II. DASAR TEORI
2.1 Flip Flop

Gerbang logika hanya dapat mengubah sinyal keluaran yang sejalan dengan sinyal
masukan. Bagaimana bentuk ragam gelombang dari perubahan sinyal tergantung pada
gerbang logika itu sendiri. Prinsip dasar dari gerbang logika dan kombinasional adalah,
perubahan keadaaan level keluaran tergantung dari keadaan masukan untuk setiap waktu.
Jika setiap keadaan masukan berubah maka keadaan keluaran gerbang logika akan
berubah pula saat itu.

Pada contoh di atas dapat dilihat kedua sinyal yang masuk pada gerbang NOR saat itu
juga, diberikan keluarannya yang terdiri atas satu sinyal.

Dengan cara membuat gerbang logika kombinasional kita dapat membuat rangkaian yang
dapat menyimpan data. Rangkaian inilah yang disebut dengan rangkaian Flip Flop. Flip
Flop merupakan alat atau piranti yang dapat menyimpan 1 bit data yaitu 1 atau 0.

Lambang dan Notasi

Terdapat berbagai jenis flip flop yang masing-masing memiliki lambing dan notasi yang
berbeda. Nemun, semuanya memiliki dasar lambing yang sama yaitu sebuah kotak
dengan garis depan yang berupa input dan garis belakang yang berupa output sedangkan
lambang kotak melambangkan dari rangkaian flip flop.
Gambar tersebut menunjukkan dua output diwakili huruf Q dan Q’ yang mana nilainya
saling berkebalikan, dua sinyal input yang dilambangkan huruf X1 dan X2, serta kotak
ditengah yang diberi huruf FF merupakan rangkaian flip flop.

Seperti pada gambar di atas, keluaran Q bernilai 1 maka nilai Q’ merupakan

kebalikannya yaitu 0.

Multivibrator dan Flip Flop

Piranti flip flop juga sering disebut Multivibrator Bistabil. Istilah ini sering digunakan
untuk jenis tertentu dari flip flop. Istilah ini biasanya digunakan untuk membahas prinsip
kerja rangkaian dasar. Sedangkan istilah flip flop sering digunakan untuk membicarakan
keseluruhan rangkaian. Sesungguhnya multivibrator dan flip flop memiliki prinsip kerja
yang sama.

A. Flip Flop SR (Set Preset Flip Flop)

Dengan menggunakan gabungan gerbang – gerbang logika menjadi suatu gerbang logika
kombinasional dan kemudian diumpan balikkan. Lalu dapat dibangun suatu rangkaian
logika yang dapat menyimpan data. Tangkaian logika ini disebut dengan piranti atau
rangkaian flip flop. Flip flop ini adalah elemen memori terkecil yang dapat menyimpan
data sebesar 1 bit, yaitu 0 atau 1. Flip flop juga merupakan piranti yang memiliki dua
keadaan stabil. Piranti ini akan tetap bertahan pada salah satu keadaan itu sampai ada
pemicu yang membuatnya berganti keadaan.

Penahan NOR (NOR Latch)

Flip Flop dengan penahan NOR dibangun dengan mengggunakan rangkaian terpadu (IC).
Flip Flop yang dibangun dengan menggunakan gerbang logika NOR dinamakan
penahann NOR

Rangkaian Flip Flop SR Penahan NOR

Tabel Kebenaran
Penahan NOR dapat dinyatakan kembali dengan teorema De Morgan, sehingga kita
dapatkan rangkaian penahan yang lain tetapi dengan fungsi yang sama.

Flip Flop SR dengan gerbang NOT dan AND

Masukkan R dalam keadaan 0 dan S dalam keadaan 1 memberikan keadaan SET.

Sedangkan apabila R dalam keadaan 1 dan S dalam keadaan 0 akan memberikan RESET.
Namun, saat SET dan RESET dalam keadaan 1, akan terjadi keadaan pacu. Oleh karena
itu, kita harus menghindari keadaan R dan S dalam keadaan 1. Sedangkan saat S dan R
dalam keadaan 0, tidak terjadi perubahan.

Prinsip Kerja Penahan NOR

1. Penguji Rangkaian
 Apabila Set bernilai rendah atau 0, maka keluaran Q juga akan bernilai rendah
walaupun keadaan R diubah menjadi tinggi maupun rendah, nilai Q akan tetap
rendah.

2. Keadaan Set

Apabila nilai Set dalam keadaan tinggi atau bernilai 1, keluaran Q akan bernilai tinggi
juga. Set hanya sekali memberikan pulsa dari keadaan 0 menjadi 1. Setelah itu jika
keadaan S berubah-ubah, nilai dari Q akan tetap 1.

3. Keadaan Reset

Saat keadaan reset, keluaran Q tetap bernilai 1 apapun yang tejadi pada Set. Adapun
cara menurunkan atau mengubah keadaan dengan menurunkan pulsa dari 1 menjadi 0
adalah dengan cara mengaktifkan masukan Reset. Begitu Reset berubah keadaannya
dari rendah menjadi tinggi maka seketika itu juga nilai Q akan menjadi rendah atau
bernilai 0. Setelah itu, apapun yang terjadi pada masukan R, flip flop tidak akan
peduli atau tidak menanggapi.

Pada saat ingin mengubah keadaan Q lagi, maka Set harus diberi pulsa kembali dan
nilai keluaran Q akan menjadi 1. Jika ingin mengubahnya menjadi 0 lagi maka R
diberi pulsa kembali.

4. Keadaan Hold

Flip flop dinyatakan dalam keadaan Hold jika data yang dimasukkan ditahan hingga
ada perubahan input. Langka percobaan di atas merupakan salah satu cara agar dapat
mengetahui prinsip kerja dari flip flop secara bertahap dan terstruktur, dan dari
percobaan tersebut telah dibuktikan bahwa flip flop dapat menyimpan data dengan
cara menahan data tersebut.
Penahan NAND (NAND Latch)

Flip flop yang terbuat dari gerbang logika NAND sering disebut sebagai penahan
NAND. Penahan NAND memiliki prinsip kerja yang sama dengan NOR.
Perbedaannya terletak pada keadaan level atau tingkat logikanya. Masukan –
masukan set dan reset dari penahan NOR bekerja dari keadaan 0 menjadi 1, saat
mengubah keadaan. Sedangkan penahan NAND sebaliknya, masukan-masukan set
dan reset dari penahan NAND bekerja dari keadaan 0 menjadi 1 saatmengubah
keadaan.

Penahan NAND

Tabel kebenaran

Penahan NAND dapat dinyatakan kembali dengan teorema De Morgan, sehingga kita
dapatkan rangkaian penahan yang lain tetapi memiliki fungsi logika yang sama.
Flip flop SR gerbang OR dan NOT

Penahan NAND juga dapat dibangun dengan gerbang logika NAND silang dan
disebut dengan Flip Flop SR NAND Silang.

Flip Flop SR gerbang NAND Silang

Tabel kebenaran

Prinsip Kerja dari Penahan NAND

1. Keadaan Pengujian

Apabila Set bernilai tinggi atau 1 maka keluaran Q akan bernilai rendah atau 0.
Walaupun Reset diubah-ubah keadannya, nilai Q akan tetap 0.

2. Keadaan Set
 Ketika Set berubah dari keadaan tinggi menjadi rendah, maka keluaran Q akan
langsung bernilai tinggi. Serta Set hanya sekali saja membuat pulsa dari keadaan
rendah menjadi tinggi atau 0 menjadi 1. Setelah itu, jika set diubah-ubah, nilai
keluaran Q akan tetap 1. Artinya penahan NAND akan tetap menahan data
pertama yang masuk selama dalam keadaan ini penahan NAND berada dalam
keadaan HOLD.

3. Keadaan Reset

Pada keadaan reset, keluaran Q tetap bernilai tinggi apapun yang terjadi pada set.
Cara menurunkan pulsa dari 1 menjadi 0 adalah dengan cara mengaktifkan Reset.
Saat Reset diubah keadaannya dari 1 menjadi 0 maka seketika itu juga keluaran !
akan bernilai 0. Serta R hanya sekali saja berperan dalam mengubah keadaan dari
keluaran Q. Setelah itu, apapun yang terjadi pada R tidak akan dianggap oleh
keluaran Q.

B. Flip Flop SR Terdetak

Flip Flop SR dikembangkan dengan menambah masukan dengan sinyal pendetak atau
clock, maka disebut Flip Flop SR Terdetak. Flip Flop ini bekerja dengan
menggunakan sinyal pendetak. Pada hakekatnya, keduanya memiliki prinsip yang
sama, tetapi operasi pengendalian masukan dan keluarannya berbeda. Flip Flop SR
Terdetak ini harus menyesuaikan diri dengan sinyal pendetak atau menyinkronkan
diri dengan sinyal pendetak. Apabila sinyal pendetak masukan pada logika 0, maka
data yang masuk pada Set dan Reset tidak akan ditanggapi atau diproses oleh Flip
Flop, sehingga keluaran Q tetap tidak akan berubah. Jika sinyal pendetak berubah dari
0 menjadi 1, saat itu juga masukan Set dan Reset akan ditanggapi dan keluaran Q
akan berubah. Pengoperasian Flip Flop SR Terdetak disebut secara serempak atau
sinkron. Dinamakan sinkron karena bekerja menyesuaikan dengan irama waktu sinyal
pendetak.

Rangkaian Flip Flop SR Terdetak

Tabel Kebenaran Flip Flop SR Terdetak

Prinsip Kerja Flip Flop SR Terdetak

1. Pengujian Flip Flop

Apabila masukan Set dalam keadaan rendah atau 0 maka keluaran Q akann
bernilai 0. Kemudian masukan R diubah-ubah keadaannya keluaran Q tidak akan
berubah yaitu tetap bernilai 0. Walaupun sinyal pendetak berubah-ubah level
logikanya, nilai dari keluaran Q tak akan berubah sedikitpun.

2. Keadaan Set

Apabila masukan SET diberi pulsa maka pada bagian masukan akan terjadi
perubahan dari 0 menjadi 1. Tetapi keluaran Q akan tetap 0. Flip Flop masih
belum menanggapinya dan keluaran Q tetap tak berubah (Q=0). Setelah sinyal
pendetak tiba, saat itu juga flip flop akan menanggapinya dan keluaran Q akan
berubah menjadi 1. Dan S hanya sekali saja memberikan pulsa,dari keadaan 0
menjadi 1. Sesudah itu jika keadaan S berubah-ubah, keluaran Q akan tetap 1,
meski sinyal penndetak berubah-ubah keadaannya.

3. Keadaan Reset

Dengan melakukan pengujian diatas, flip flop akan aktif. Keluaran Q adalah 1.
Artinya flip flop sedang mengingat suatu tanda biner, yaitu 1. Data biner tersebut
akan tetap disimpan oleh flip flop selamanya, tanpa batas waktu. Lalu, jika ingin
mengubah data yang disimpan dalam flip flop menjadi 0 atau keluaran Q=0.
Caranya, masukan RESET diberi masukan sinyal Flip flop tidak akan langsung
menanggapinya dan memprosesnya tetapi terlrbih dahulu sinyal pendetakya. Jika
sinyal pendetak belum tiba atau masih dalam keadaan 0, maka flip flop tidak akan
berubah sedikitpun. Tetapi begitu sinyal pendetak tiba, flip flop akan langsung
menggapi dan keluaran Q akan berubah menjadi 0. Jika masuka Reset diberi pulsa
dan sinyal pendetal dalam keadaan 1 maka masukan Reset akan langsung
ditanggapi, dan keluaran Q akan 0. Jika pada keluaran Q dipasang inverter maka
 keluaran Q’ akan 1. Masukan Reset hanya memeiliki satu kesempatan untuk
mengubah flip flop.

Tentang Sinyal Pendetak

Sinyal pendetak bekerja dalam suatu model atau cara yang disebut Possitive
Going Transition (PGT) atau Perubahan Tepi Naik Positif. Artinya ketika denyut
sinyal detak (clock) berganti dari 0 ke 1, perubahan keadaan flip flop terjadi dan
keluaran Q dan Q’ berubah. Keluaran tepat pada tepi naik dari sinyal detak. Pada
flip flop, masukan SET dan RESET harus menunggu sampai sinyal pendetak
menjadi logika 1, cara ini disebut dengan pendekatan positif (positive clocking).
Jika diantara masukan sinyal pencetak dan gerbang – gerbang logika dipasang
sebuah Inverter (gerbang NOT) akan didapat pendekatan egatif (negative
clocking).

C. Flip Flop D

Penahan D dapat dibuat dengan menggunakan gerbang logika NAND. Namun, pada
Flip Flop D kita menggunakan tambahan inverter sebelum gerbang NAND
Penahan D tanpa sinyal kendali dan pendetak
Tabel Kebenaran

Flip Flop D memiliki prinsip kerja yang sederhana. Isyarat digital yang masuk pada D
akan dibagi menjadi 2 jalur. Jalur pertama melewati inverter kemudian diteruskan
menuju gerbang NAND yang akan menghasilkan keluaran reset, sedangkan jalur
kedua langsung melewati gerbang NAND dan menghasilkan keluaran set. Jika
masukan pada D bernilai rendah atau 0, maka gerbang NAND atas akan bernilai 0
dan gerbang NAND bawah akan bernilai 1 sehingga akan menghasilkan keluaran
berupa Reset. Akan tetapi, jika masukan awal 1, maka gerbang NAND atas akan
bernilai 1 dan gerbang NAND bawah akan bernilai 0 sehingga akan menghasilkan
keluaran berupa Set. Penahan D tidak akan pernah dalam keadaan terpacu karena
gerbang logika yang digunakan menjamin untuk mengeluarkan Set dan Reset yang
berlawanan.

Penahan D dengan Sinyal Kendali Tanpa Pendetak

Tabel kebenaran

Prinsip Kerja Penahan D

1. Flip Flop bekerja sebagai penahan data

a. Penahan D menyimpan data 1

Diagram masukan data

Penahan data ini berfungsi untuk menahan deretan pulsa biner yang
dimasukkan. Jika penahan D memiliki masukan bernilai 0 maka masukan
tersebut akan ditahan dan disimpan hingga masukkan diubah menjadi 1
kemudian keluaran Q akan tetap mengeluarkan keluatran 1 dan
mengabaikan masukan lain yang ada pada Enable dan D.

b. Penahan data menyimpan data 0

 Jika sinyal masukan awal yang diberikan pada masukan enable adalah
logika 1, kemudian pada masukan D diberi masukan 0, keluaran Q akan
tetap mengeluarkan masukan pertama yang telah diinputkan dengan
mengabaikan yang terjadi pada enable dan D.

2. Flip Flop bekerja sebagai transparent data.

Jika pada makukan En diberikan isyarat 1 yang dipanjar, maka keluaran Q yang
dihasilkan akan mengikuti perubahan masukkan pertama yang dimasukkan pada
penahan D. Sewaktu menjalankan penahan D dlam bentuk (mode) operasi ini,
penahan D dikatakan transparant atau bersifat tembus cahaya. Penahan D dapat
dibangun dengan menyusun gerbang logika seperti gamabar. Tetapi, penahan D
akan lebih cepat, mudah dan preaktis jika menggunakan rangkaian terpadu (IC).
Dalam satu kemasan chip terdapat beberapa penahan D dalam keadaan siap
digunakan. Sedangkan kode IC adalah IC TTL 7475. Setiap IC berisi 4 buah flip
flop D.

IC 7475

Rangkaian Terpadu penahan D dengan IC 7475

Tabel Fungsi untuk IC 7475

Penahan D dengan sinyal pendetak

Tabel Kebenaran

Jenis Jenis Penahan D dengan Sinyal Pendetak

1. Penahan D dengan sinyal Pendetak Sederhana

a. Penahan D ketika sinyal pendetak belum aktif

Saat sinyal pendetak belum aktif maka masukan yang ada pada D tidak
akan berpengaruh pada keluaran Q.

b. Penahan D ketika sinyal pendetak aktif

 Pada saat sinyal pendetak dalam keadaan 1, maka sinyal yang masuk
pada D akan dibaca dalam rentanagan masukan 1 pada sinyal
pendetak, kemudian keadaan akhir dari sinyal D yang dibaca akan
ditahan. Namun jika pada saat sinyal pendetak telah mengalami
keadaan high namun sinal D tidak ada perubahan maka keluaran Q
yang dihasilkan pun tidak akan berubah.

c. Menghapus isi data pada penahan D

Ada dua cara yang dapat dilakukan untuk melakukan pengubahan

keluaran Q yaitu dengan megubah sinyal penahan D menjadi 1 atau 0
pada saat sinal pendetak bernilai 1

d. Penahan D dalam mode operasi mengikuti atau bersifat

transparan

Kemudian ada kondisi dimana keluaran Q mengikuti sinyal yang

terdapat pada penahan D, kondisi ini disebut transparent

2. Penahan D dengan pemicuan tepi

Dapat dilihat dari diagram masukan bahwa pulsa biner 1 dan 2 yang masuk
pada masukan D langsung di proses oleh penahan D. Tetapi ketika pulsa biner
 3 dan 4 masuk pada masukan D tidak ditanggapi sama sekali oleh penahan D.
Ini dikarenakan pulsa biner yang masuk yang dapat ditanggap i oleh penahan
D hanyalah pada tepi awal pulsa saja.Penahan D ini menggunakan rangkaian
Diferensito, rangkaian Diferensiator adalah sebuah rangkaian yang pada
masukan sinyal pendetaknya dipasang sebuah resistor dan kapasitor.
Rangkaian Ini dirancang agar sinyal pendetak yang dihasilkan lebih sempit
dari sinyal pendetak yang seharusnya terbentuk sehingga waktu cuplikannya
menjadi lebih cepat. Sinyal pendetak ini kemudian akan mengendalikan
Penahan D menjadi Set atau Reset yang mana reaksi yang dihasilkan akan
lebih sensitif dari sinyal pendetak sebelumnya. Perubahan ini dilakukan agar
Flip Flop bereaksi pada perubahan awal pulsa naik (tepi positif) dari sinyal
detak

3. Penahan D Pemicuan Tepi dengan Sinyal Pendetak dan Kendali Preset

Clear

Flip Flop D dengan 2 Gerbang NAND

Tabel Kebanaran
Pada rangkaian ini, saat preset dan clear sama sama rendah, maka akan
dijumpai keadaan tidak aktif preset dan clear harus dalam tingkat logika
tinggi. bila preset dibuat rendah secara tersendiri, maka flip flop akan di reset.
Untuk lebih jelasnya kita masukkan pada sebuah contoh, misalnya sinyal clear
dapat berasal dari sebuah tombol tekan. Jadi, lepas dari keadaan sinyal
pendetakyang sedang bekerja, keluaran akan langsung di reset ketika operator
menekan tombol clear. Flip Flop D jenis ini mempunyai dua macam mode
pengoperasian, yaitu mode sinkron dan mode asinkron.

Mode Pengoperasian

 Penahan D Sinkron

Pembacaan masukan pada Penahan D ini berpedoman tepi positif dari

clock yang aktif, jika data yang masuk pada masukan D bersamaan
dengan tepi positif dari clock maka keluaran yang muncul pada Q akan
sejalan dengan masukan pada D yang terbaca, sedangkan jika masukan
pada D masuk tidak pada saat tepi positif dari clock, maka keluaran Q
yang dihasilkan nantinya tetap dari data yang sejalan dengan tepi
positif dari clock

 Penahan D Asinkron
Pengaktifan atau pembacaan masukan pada Penahan D Asinkron tidak
bergantung pada clock seperti Penahan D sinkron. Pengaktifan
 Penahan D asinkron bergantung pada masukan Set dan Reset pada
rangkaian. Saat Set bernilai 1 maka penahan D akan Aktif dan
keluaran Q pun akan bernilai 1, dan saat Reset benilai 1 maka Penahan
Akan padam dan keluaran Q pun akan bernilai 0, meskipun saat
masukan 1 dari Reset masukan Set yang masih aktif akan diabaikan,
namun saat Set kembali bernilai 1 maka masukan Reset akan
diabaikan. Namun pada saat Set dan Reset sama sama dalam keadaan
high, maka penahan akan berada dalam keadaan pacu, ini adalah
keadaan terlarang. Pada prakteknya seperti pada LED, keadaan pacu
dapat membuat LED redup atau berkedip tidak beraturan.

4. Penahan D Pemicuan Tepi dengan Rangkaian Tepi Gandengan

Langsung

Flip Flop D dengan Rangkaian Tepi Gandenga Langsung

Pada prinsipnya, rangkaina ini hanya menggapi sinyal masukan untuk

beberapa saat selama sinyal pendetak bertransmisi dari keadaan tinggi. Bit
data D disimpan rendah hanya pada waktu transisi naiknya sinyal pendetak.

D. Flip Flop JK
Flip Flop JK merupakan flip flop yang paling ideal digunakan sebagai piranti
penyimpanan (memori)

Flip Flop JK digunakan pada setiap computer digital maupun piranti lainnya. Dalam
pemakaian bidang elektronikka juga memiliki banyak manfaat, misalnya

 Pencacah frekuensi
 Pembagi frekuensi
 Pembangkit ragam gelombang kotak simetri, dll.

Flip Flop JK dengan Pemicuan Tepi

Rangkaian dari Flip Flop ini terdiri dari rangkaian gerbang logika, seperti flip flop
lain. Tetapi, Flip Flop JK memiliki keunikan tersendiri, yaitu pada keluaran Q dan Q’
terdapat dua jenis umpan balik, dengan keluaran yang diumpan balikkan kembali.

Terdapat dua jenis umpan balik :

1. Umpan balik Flip Flop yang berfungsi agar rangkaian gerbang logika yang
berada di dalam garis putus-putus FL dapat menahan sebuah data biner
2. Umban balik Toggle yang menyebabkan Flip Flop JK mengalami toggle.

Selain terdapat dua jenis umpan balik, Flip Flop JK memiliki 2 masukan kendali,
yang disebut dengan masukan J dan K. Input J dan K berfungsi mengatur apa yang
akan dilakukan rangkaian pada tepi sinyal pendetak. Pada bagian masukan dari
pendetak diberi dengan Diferensator, tetapi dalam chip IC tidak digunakan rangkaian
RC tetapi gerbang NOT dan AND karena pada IC, komponen RC memakan tempat
sehingga kurang praktis.

Diagram blok Flip Flop JK Pemicuan Tepi

Rangkaian Sesungguhnya Flip Flop JK Pemicuan Tepi

Tabel Kebenaran

Prinsip Kerja Flip Flop JK

 Keadaan tidak aktif

Ini adalah keadaan di mana sinyal J dan K memiliki nilai rendah atau 0
sehingga juga menghasilkan keluaran Q bernilai rendah
  Keadaan Set

Hal ini terjadi ketika sinyal pada input J bernilai tinggi dan masukkan K
bernilai rendah sehingga menghasilkan keluaran Q yang bernilai tinggi, pada
saat ini, Flip Flop dinyatakan dalam keadaan Set.

 Keadaan Reset

Keadaan reset terjadi ketika sinyal pada input J bernilai rendah atau 0 dan
input K bernilai tinggi sehingga akan menghasilkan output Q bernilai ), hal
tersebut yang membuat Flip flop dinyatakan dalam keadaan Reset.

 Keadaan Toggle

Keadaan toggle terjadi pada saat nilai J dan K sama sama bernilai 1 sehingga
menghasilkan keadaan set dan reset yang saling bergantian.

Flip Flop JK dengan Pemicuan Tepi Negatif

Prinsip kerja dari Flip Flop JK dengan pemicuan tepi negative sama dengan tipe yang
sebelumnya. Perbedaan dari keduanya hany apada pemicu yang digunakan saling
berlawanan. Biasanya data yang diterima merupakan perubahan pulsa ke rendah, cara
pemasukan data J dan K seperti ini dibuat dengan merancang flip flop agar memiliki
kemampuan untuk dapat menerima data masukkan kendali J dan K dari tepi sinyal
pendetak.

Tabel Kebenaran
Ciri Khusus Flip Flop JK master-slave

Flip Flop JK MS menjadi seri terbaik dari Flip Flop dikarenakan memiliki 2 masukan
sinyal kendali Asinkron S dan R, flip flop JK MS dapat dikendalikan dengan 3 mode
operasi yaitu sinkron, asikron, dan kombinasi sinkron dan asinkron Rangkaian Flip Flip
JK MS juga memiliki 3 jenis umpan balik

Ada 3 jenis umpan balik, yaitu :

o Umpan Balik flip flop bagian Master. Bagian ini berfungsi agar rangkaian
gerbang logika yang berada dalam bagian master dapat menahan sebuah data
biner.
o Umpan Balik flip flop bagian Slave. Sama dengan bagian Master, gerbang logika
pada bagian Slave juga berfungsi untuk menahan data pada bagiannya
o Umpan Balik Toggle. Umpan balik ini menyebabkana flip flop JK

Cara kerja dari Flip Flop JK MS dijelaskan secara sederhana sebagai berikut :
 1. Saat sinyal detak pada tingkat tinggi, majikan aktif dan budak tidak aktif
2. Saat sinyal deetak pada tingkat rendah , majikan menjadi tidak aktif dan budaknya
menjadi aktif
3. Apa yang dilakukan Majikan akan diikuti oleh Budak, dan apa yang dilakukan
oleh Budak tidak diikuti oleh Majikan.

Prinsip kerja Flip Flop JK MS

o Keadaan Tak Aktif

Dinyatakan tidak aktif (tidak bekerja) apabila pada smua masukannya, yaitu SET,
RESET, J dan K tidak terdapat sinyal masuk. Walaupun sinyal pendetak terus
berdenyut flip flop tidak akan bereaksi, dan keluaran Q dalam keadaan kosong.

o Keadaan Set

Langkah pertama yaitu membuat flip flop dalam keadaan SET. Caranya ,
masukkan SET diberi sinyal, atau dibuat masukan SET dalam keadaan 1.
Keluaran Q saat diubah menjadiSET flip fliop tidak langsung SET, tetapi
menunggu terlebih dahulu datangnya sinyal pendetak. Itupun baru akan bekerja
setelah sinyal pendetak berubah keadaannya dari positif ke negative

o Keadaan Reset

Jika bagian Budak Set dengan cara membuat masukan kendali aktif (1), maka flip
flop dalam keadaan aktif dan cara memadamkannyad dilakukan dengan
mengaktifkan masukan sinyal kendali K, setelah mana flip flop akan berubah
menjadi tak aktif. Jika masukan kendali K diaktifkan, maka flip flop tidak akan
langsung padam tetapi menunggu terlebih dahulu sinyal pendetak. Sewaktu sinyal
pemdetak ada, flip flop akan menunggu sampai tepi negatif terjadi.
o Keadan Toggle

Bila masukan J dan K tinggi, bagian master akan mengalami Toggle satu kali
ketika sinyal pendetak tinggi. Bagian slave juga akan mengalami Toggle satu kali
sinyal pendetak rendah. Intinya, apapun yang dilakukan oleh Master akan selalu
diikuti oleh Slave. Pada keadaan ini keluaran Q dan Q’ akan berkedip-kedip
secara bergantian. Kecepatannya lebih lambat separuhnya dari kecepatan sinyal
pendetak, atau dapat dikatakan bahwa frekuensi keluaran Q sewaktu Toggle lebih
kecil setengahnya dibanding sinyal pendetak Clk. Flip flop JK MS dirancang
untuk bekerja dalam keadaaan Toggle. Dengan begitu flip flop dengan sendirinya
akan membagi frekuensi sinyal pendetak menjasi etengahnya.

o Keadaan Preset

Dalam pengoperasionalkan flip flop JK MS, diperlukan penginterupsian. Dapat

dilakukan untuk mengambil alih operasi flip flop. Contohnya, saat SET dengan
CLEAR dapat mengubah flip flop yang RESET menjadi SET.Pengambil alihan
ini disebut Operasi Asinkron atau tidak serempak. Masukan Kendali preset dapat
langsung ditanggapi oleh flip flop, dan saat itu juga keluaran Q akan langsung
aktif. Flip Flop akan menjadi Set.

o Keadaan Clear

Masukan Clear dapat mengubah flip flop menjadi RESET. Masukan Clear akan
langsung ditanggapi tanpa harus menunggu sinyal pendetak. Flip flop akan
langsung berubah menjadi Reset. Keluaran Q akan tidak aktif. Masukan kendali
Preset dan Clear tidak perlu menunggu datangnya sinyal pendetak, sehingga mode
operasinya disebut asinkron.

Flip Flop JK MS dalam Rangkaian Terpadu

Rangkaian Sesungguhnya Flip Flop JK MS

Flip Flop 7475 dan Flip Flop 74LS76 adalah IC JK MS yang sangat terkenal karena
terdapat dua flip flop JK MS, dan mempunyai masukan asinkron (Rd dan Sd0,
masukan sinyal pendetak Clk pemicuan tepi dan masukan sinkron sinyal kendali J dan
K. IC TTL 7476 adalah sebuah pemicuan tepi pendetak pulsa positif, sedangkan flip
flop JK MS 74LS76 adalah pemicuan tepi pendetak pulsa negatif.

Tabel Kebenaran Flip Flop JK MS

Dari gambar dan tabel, dapat dilihat bahwa masukan asinkron Sd dan Rd adalah aktif
rendah, artinya suatu keadaan Low atau 0 pada Sd akan membuat flip flop menjadi Set
(Q=1) dan suatu keadaan Rd akan menyebabkan flip flop menjadi Reset (Q=0).Secara
keseluaruhan dapat dilihat bahwa flip flop JK MS tidak hanya berfungsi sebagai
penyimpan data biner, tetapi juga dapat mengendalikan isi data biner tersebut dengan
berbagai cara.

Sistem Dinamik

o Masukan Statik. Masukan dengan tanda (——) diartikan sebagi flip flop atau
rangkaian digital bersifat statik, artinyatidak menggnakan sinyal pendetak.
Masukan dengan tanda (——o) diartikan sebagai masukan negatif flip flop
atau rangkaian digital bersifat statik artinya tidak menggunakan sinyal
pendetak
o Masukan Dinamik. Masukan dengan tanda (—->) diartikan sebagai masukan
dinamik flip flop atau rangkaian digital bersifat dinamik, artinya menggunakan
sinyal penggerak. Masukan dengan tanda (—-o>) diartikan sebagai masukan
negatif dinamik flip flop atau rangkaian digital bersifat dinamik, artinya
menggunakan sinyal pendetak
 III. ALAT DAN LANGKAH PERCOBAAN

3.1 Alat dan bahan

1. Digital trainer set atau Digital Works

2. IC 7400 (Nand),
3. IC 7402 (Nor),
4. IC 7408 (And),
5. IC 7432 (Or),
6. IC 7404 (Not)
7. IC 7474 (Flip flop D)
8. IC 7473 (Flip flop JK),
9. IC 7472 (Flip flop JK Master-Slave with preset and clear).

3.2 Langkah Percobaan :

3.2.1. Flip Flop R-S
1. Rangkailah gerbang logika flip flop R-S berikut ini:

2. Sambungkan terminal input dengan switch input dan terminal output dengan lampu LED.
3. Sambungkan terminal supply dengan +5 Volt dan ground.
4. Amati dan catat output terhadap kombinasi keadaan input.

3.2.2 Flip flop R-S dengan preset dan clear

1. Rangkailah gerbang logika flip flop R-S dengan preset dan clear berikut ini:
2. Sambungkan terminal input dengan switch input dan terminal output dengan lampu
LED.
3. Sambungkan terminal supply dengan +5 Volt dan ground.
4. Amati dan catat output terhadap kombinasi keadaan input.

3.2.3 Flip flop J-K

1. Rangkailah gerbang logika flip flop J-K berikut ini:

2. Sambungkan terminal input dengan switch input dan terminal output dengan lampu
LED.
3. Sambungkan terminal supply dengan +5 Volt dan ground.
4. Amati dan catat output terhadap kombinasi keadaan input.

3.2.4 Flip flop T

1. Rangkailah gerbang logika flip flop T berikut ini:
2. Sambungkan terminal input dengan switch input dan terminal output dengan lampu
LED.
3. Sambungkan terminal supply dengan +5 Volt dan ground.
4. Amati dan catat output terhadap kombinasi keadaan input.

3.2.5 Flip flop J – K Master -slave

1. Rangkailah gerbang logika Flip flop J-K master-slave berikut ini:

2. Sambungkan terminal input dengan switch input dan terminal output dengan lampu
LED.
3. Sambungkan terminal supply dengan +5 Volt dan ground.
4. Amati dan catat output terhadap kombinasi keadaan input.
5. Rangkailah flip flop J-K master-slave dengan menggunakan IC 7472
6. Sambungkan terminal input dengan switch input dan terminal output dengan lampu
LED.
7. Sambungkan terminal supply dengan +5 Volt dan ground.
8. Amati dan catat output terhadap kombinasi keadaan input.

3.2.6 Flip flop D

1. Rangkailah gerbang logika Flip flop D berikut ini:

2. Sambungkan terminal input dengan switch input dan terminal output dengan lampu
LED.
3. Sambungkan terminal supply dengan +5 Volt dan ground.
4. Amati dan catat output terhadap kombinasi keadaan input.
5. Rangkailah flip flop J-K master-slave dengan menggunakan IC 7474
6. Sambungkan terminal input dengan switch input dan terminal output dengan lampu
LED.
7. Sambungkan terminal supply dengan +5 Volt dan ground.
8. Amati dan catat output terhadap kombinasi keadaan input.
 IV. HASIL DAN ANALISIS PERCOBAAN

Dari langkah – langkah percobaan yang telah dilakukan dengan menggunakan Digital
Work, diperoleh data sebagai berikut,

a. Rangkaian Flip flop S-R

Tabel Flip flop S-R

Rangkaian S-R

CLOCK S R Q ̅
𝑸 𝑸𝒏+𝟏

0 0 0 Indeterminate 𝑄𝑛

0 0 1 1 0 𝑄𝑛

0 1 0 1 0 𝑄𝑛

0 1 1 0 1 𝑄𝑛

1 0 0 Indeterminate 𝑄𝑛

1 0 1 0 1 0

1 1 0 1 0 1

1 1 1 1 1 Invalid

b. Rangkaian Flip flop S-R dengan preset dan clear

 Tabel Flip flop S-R dengan preset dan clear

Rangkaian S-R

CLOCK S R Preset Clear Q ̅

𝑸 𝑸𝒏+𝟏

0 X X 0 0 1 1 Invalid

0 X X 0 1 1 0 Clear

0 X X 1 0 0 1 Preset

0 X X 1 1 Q ̅
𝑸 Memori

1 0 0 0 0 Q ̅
𝑸 Memori

1 0 1 0 1 1 0 0

1 1 0 1 0 0 1 1

1 1 1 1 1 1 1 Invalid

c. Rangkaian J-K

Tabel Flip flop J-K

 Rangkaian J-K

CLOCK J K Q ̅
𝑸 Keadaan

0 0 0 Q ̅
𝑸 Not Change

0 0 1 Q ̅
𝑸 Not Change

0 1 0 Q ̅
𝑸 Not Change

0 1 1 0 1 𝑄𝑛

1 0 0 Q ̅
𝑸 Not Change

1 0 1 0 1 Reset

1 1 0 1 0 Set

1 1 1 Toggle

d. Rangkaian T

Tabel Flip flop T

Rangkaian T

CLOCK T Q ̅
𝑸 Keadaan

0 0 Q ̅
𝑸 Not Change

0 1 Q ̅
𝑸 Not Change

1 0 0 1 Switch
 1 1 1 1 Switch

e. Rangkaian J-K Master Slave

Tabel Flip flop J-K Master Slave

Rangkaian J-K Master Slave

Trigger Input Output

Present State Next State Keadaan

CLOCK J K
Q ̅
𝑸 Q ̅
𝑸

0 X X - - Latched

0 1 0 1
1 0 0 No Change
1 0 1 0

0 1 0 1
1 0 1 Reset
1 0 0 1

0 1 1 0
1 1 0 Set
1 0 1 0

0 1 1 0
1 1 1 Toggles
1 0 0 1
f. Rangkaian D

Tabel Flip flop D

Rangkaian D

CLOCK D ̅
Q 𝑸 Keadaan

0 0 ̅
Q 𝑸 Not Change

0 1 ̅
Q 𝑸 Not Change

1 0 0 1 Switch

1 1 1 1 Switch
 V. KESIMPULAN

Berdasarkan praktikum yang dilakukan, didapatkan beberapa kesimpulan :

1. Terdapat 4 macam rangkaian flip-flop yaitu, SR flip-flop, D flip-flop, JK flip-flop,

dan T flip-flop yang masing masing memiliki karakteristik yang berbeda,
2. Rangkaian flip-flop dapat dibentuk dengan menggunakan gerbang kombinasional
NOR dan NAND,
3. Rangkaian flip-flop dapat dibentuk dengan menggunakan gerbang dasar dengan cara
mengubahnya dari gerbang kombinasional yang ada.
 V. DAFTAR PUSTAKA

[1] Kho, Dickson. 2011. Pengertian Flip-Flop dan Jenis-jenisnya - Teknik Elektronika
diakses pada 29 November 2020.

[2] Darwinson. 2015. FLIP FLOP | Bahan Presetasi Rangkaian Logika dan Teknik Digital
(wordpress.com) diakses pada 29 November 2020.
 VI. LAMPIRAN

Rangkaian R-S

Rangkaian R-S Preset and Clear

Rangkaian J-K

Rangkaian T
Rangkaian J-K master-slave
Rangkaian D