Praktikum Sistem Digital 2022

MODUL III
FLIP-FLOP

3.1 TUJUAN PRAKTIKUM

1. Memahami jenis jenis dan karakteristik flip-flop
2. Dapat membuat rangkaian flip-flop menggunakan gerbang dasar.
3. Memahami prinsip kerja berbagai jenis rangkaian flip-flop.
4. Dapat mengaplikasikan rangkaian flip-flop untuk rangkaian kombinasional yang lain.
3.2 DASAR TEORI
Flip-flop merupakan piranti yang memiliki dua keadaan stabil. Piranti ini akan tetap
bertahan pada salah satu dari dua keadaan itu sampai ada pemicu yang membuatnya
berganti keadaan (Widjanarka, 2006).

Gambar 3.1 Rangkaian SR Flip-Flop

SR yaitu rangkaian flip-flop yang mempunyai 2 jalan keluar Q dan simbol- simbol
yang ada pada jalan keluar selalu berlawanan satu dengan yang lain. SR flip-flop adalah
flip-flop dasar yang memiliki dua input yaitu S (Set) dan R (Reset). Bila S diberi logika 1
dan R diberi logika 0, maka output Q akan berada pada logika 0 dan pada logika 1. Bila R
diberi logika 1 dan S diberi logika 0 maka keadaan output akan berubah menjadi Q berada
pada logika 1 dan pada logika 0 (Halim , 2015).

Gambar 3.2 Rangkaian CSR Flip-Flop

CSR flip-flop adalah clocked SR flip-flop yang dilengkapi dengan sebuah terminal
pulsa clock. Pulsa clock ini berfungsi mengatur keadaan set dan reset. Bila pulsa clock
bernilai 0, maka perubahan logika pada input S dan R tidak akan mengakibatkan perubahan
pada output Q dan Q’. Akan tetapi apabila pulsa clock 1, maka perubahan pada input S dan
R dapat mengakibatkan perubahan pada output Q dan Q’ (Halim , 2015).

Modul 3 Flip-Flop III-

 Praktikum Sistem Digital 2022

Gambar 3.3 Rangkaian D Flip-Flop

D flip-flop adalah SR flip-flop yang ditambah dengan suatu inventer pada RESET
input-nya. Sifat dari D flip-flop adalah bila input D (Data) dan pulsa clock berlogika 1,
maka output Q akan berlogika 1 dan bilamana input D berlogika 0, maka D flip-flop akan
berada pada keadaan RESET atau output Q berlogika 0 (Halim , 2015).

Gambar 3.4 Rangkaian JK Flip-Flop

JK flip-flop sering disebut dengan JK FF induk hamba atau master slave JK flip-flop
karena terdiri dari dua buah flip-flop, yaitu master flip-flop dan slave flip-flop. Master slave
JK flip-flop ini memiliki 3 buah terminal input yaitu J, K dan clock. Sedangkan IC yang
dipakai untuk menyusun JK flip-flop adalah tipe 7473 yang mempunyai 2 buah JK flip-flop
dimana layout-nya dapat dilihat pada vodemaccum IC (Data book IC). Kelebihan JK flip-
flop terhadap flip-flop sebelumnya yaitu JK flip-flop tidak mempunyai kondisi terlarang
artinya berapapun input yang diberikan asal ada clock maka akan terjadi perubahan pada
output (Halim , 2015).

Gambar 3.5 Rangkaian T Flip-Flop

T flip-flop adalah perangkat masukan tunggal. T atau trigger sebagai pemicu dengan
dua keluaran yaitu Q dan Q’, dimana Q’ merupakan kebalikan dari Q. T flip-flop
merupakan JK flip-flop bentuk tunggal dengan menyatakan J dan K (Tim Dosen,2015).

Modul 3 Flip-Flop III-

 Praktikum Sistem Digital 2022

3.3 PERMASALAHAN KASUS

1. Menyimulasikan kedua rangkaian di bawah ini kemudian membuat tabel
kebenarannya dan nama dari rangkaian tersebut !

Gambar 3.6 Rangkaian SR Latch

2. Menyimulasikan rangkaian beikut dan membuat tabel kebenarannya serta
mengidentifikasi rangkaian tersebut kemudian memaparkan perbedaan dengan
rangkaian nomor 1

Gambar 3.7 Rangkaian D Latch

3. Membuat rangkaian pembagi 1/16 menggunakan flip-flop dan membuat tabel
kebenarannya.
4. Membuat rangkaian yang menampilkan 3 digit NIM terakhir masing-masing
menggunakan flip-flop seperti contoh dibawah.

Gambar 3.8 JK Flip-Flop Seven Segment

Modul 3 Flip-Flop III-

 Praktikum Sistem Digital 2022

3.4 HASIL PERCOBAAN DAN ANALISA

1. Menyimulasikan kedua rangkaian di bawah ini kemudian membuat tabel
kebenarannya dan nama dari rangkaian tersebut !
a. Rangkaian SR Latch NAND

Gambar 3.9 Rangkaian SR Latch NAND

Berdasarkan hasil percobaan pada rangkaian Gambar 3.9 dapat disimpulkan jika
suatu input SR latch yaitu dengan saklar R bernilai 1 atau VCC sedangkan nilai S
adalah 0 atau ground, maka hasil dari Q adalah 0 dan Q’ adalah 1.
b. Tabel Kebenaran SR Latch NAND
Tabel 3.1 Tabel Kebenaran SR Latch NAND
S R Q Q’ Keterangan
0 0 invalid invalid Menyimpan
0 1 1 0 set
1 0 0 1 reset
1 1 0 0 terlarang
Berdasarkan Tabel 3.1 keluaran yang lampunya kelap-kelip maka bernilai
invalid atau tidak terdefinisi, dalam hal ini dapat dikatakan dalam kondisi
menyimpan. Sedangkan pada hasil masukan 1 dengan 1 akan menghasilkan nilai
yang sama, yang dimana nilai yang output sama akan terlarang karena Qnot harus
kebalikan dari Q. jika hasil Q adalah 1 maka itu dalam kondisi set dan jika Q adalah
0 maka dalam kondisi r.
c. Rangkaian SR Latch NOR

Gambar 3.10 Rangkaian SR Latch NOR

Berdasarkan hasil percobaan pada rangkaian SR Latch NOR pada Gambar 3.10
dapat disimpulkan jika suatu input SR latch yaitu dengan saklar R bernnilai 1 atau

Modul 3 Flip-Flop III-

 Praktikum Sistem Digital 2022

VCC sedangkan nilai S adalah 0 atau ground, maka hasil dari Q adalah 0 dan Q’
adalah 1.

d. Tabel Kebenaran SR Latch NOR

Tabel 3.2 Tabel Kebenaran SR Latch NOR
S R Q Q’ Keterangan
0 0 1 1 terlarang
0 1 1 0 set
1 0 0 1 reset
1 1 invalid invalid menyimpan
Berdasarkan Tabel 3.2 keluaran yang lampunya kelap-kelip maka bernilai
invalid atau tidak terdefinisi, dalam hal ini dapat dikatakan dalam kondisi
menyimpan. Sedangkan pada hasil masukan 1 dengan 1 akan menghasilkan nilai
yang sama, yang dimana nilai yang output sama akan terlarang karena Q-not harus
kebalikan dari Q. jika hasil Q adalah 1 maka itu dalam kondisi set dan jika Q adalah
0 maka dalam kondisi reset.
2. Menyimulasikan rangkaian berikut dan membuat tabel kebenarannya
serta mengidentifikasi rangkaian tersebut kemudian memaparkan perbedaan dengan
rangkaian pada nomor 1.
a. Hasil Rangkaian D Flip-Flop

Gambar 3.11 Rangkaian D Flip-Flop

Berdasarkan hasil percobaan pada Gambar 3.11 dapat disimpulkan bahwa
rangkaian tersebut terdiri dari beberapa rangkaian SR yang digabungkan, namun
dengan adanya NOT di salah satu input-an maka gerbang rangkaian tersebut termasuk
ke rangkaian D flip-flop.
Tabel 3.3 Tabel Kebenarann D Flip-flop
D C Q Q’ Keterangan
0 0 0 1 Undefined
0 1 0 1 Reset
1 0 1 0 Undefined

Modul 3 Flip-Flop III-

 Praktikum Sistem Digital 2022

1 1 1 0 Set

Perbedaan pada rangkaian nomor 1 dengan rangkaian nomor 2 yaitu karena

nomor 1 merupakan rangkaian RS flip-flop sedangkan rangkaian nomor 2 merupakan
rangkaian D flip-flop karena pada rangkaian D flip-flop memiliki perbedaan gerbang
dan pada tabel kebenarannya pun berbeda.
3. Membuat rangkaian pembagi 1/16 menggunakan flip-flop dan membuat tabel
kebenarannya !

Gambar 3.12 Rangkaian Flip-Flop Pembagi 1/16

Pada Gambar 3.12 terdapat rangkaian 4 JK flip-flop untuk menghubungkan 16 lampu

nomor yaitu 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, a, b, c, d, e, f. untuk menghasilkan frekuensi 1/16,
kita dapat menggunakan 4 JK flip-flop dimana 1 JK flip-flop dapat menghasilkan ½
sehingga memasukan masukannya kedalam JK flip-flop maka akan menghasilkan 1/1.

Tabel 3.4 Tabel Kebenaran Rangkaian Flip-Flop Pembagi 1/16

CLK Q1 Q2 Q3 Q4
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
A 1 0 1 0
B 1 0 1 1
C 1 1 0 0
D 1 1 0 1

Modul 3 Flip-Flop III-

 Praktikum Sistem Digital 2022

E 1 1 1 0
F 1 1 1 1

Pada Tabel 3.4 terdapat hasil tabel kebenaran dari rangkaian tersebut. Angka yang
muncul pada rangkaian tersebut ada 16 angka yaitu 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, a, b, c, d, e, f.
Sehingga lampu lampu akan menyala sesuai tabel kebenaran yang ada.
4. Membuat rangkaian yang menampilkan 3 digit NIM terakhir masing-masing
menggunakan flip-flop !
NIM : F1D022059

Gambar 3.13 Rangkaian Flip-Flop NIM 3 Digit Terakhir

Berdasarkan rangkaian pada Gambar 3.13 terdapat masing masing rangkaian terdiri
dari 3 JK flip-flop. JK flip-flop ini berfungsi untuk menghasilkan output pada seven
segment dari 1-9 dan a-f. pada rangkaian tersebut J dan K tersambung ke VCC, diantara J
dan K terdapat tanda “>” yang akan tersambung ke clock. Pada rangkaian JK juga terdapat
output yang bernilai 1 atau set yag terletak di sebelah atas gerbang JK, sedangkan output
bernilai 0 atau clear terletak dibagian bawah rangkaian JK. Output tersebut akan
dimasukka ke dalam gerbang AND untuk menginput nilai yang akan ditampilkan pada
seven segment. Gerbang AND sendiri berfungsi sebagai penahan agar tampilan seven
segment sesuai dengan apa yang diinginkan.
Untuk memasukkan input bisa langsung menghubungkan gerbang AND dengan
gerbang JK. Jika nilai yang kita ingin tampilkann pada seven segment bernilai 2 maka
output yang dimasukkan adalah 0010.maka masukkan input secara berurutan dari gerbang
JK teratas ke bawah.
Jika nilai yang dimasukkan memiliki 2 digit, maka gebang AND yang terhubung ke
seven segment adalah 2 digit juga, begitu juga dengan digit selanjutnya. Pada rangkaian
tersebut juga terdapat clock yang berfungsi untuk mengatur input yang bertujuan merespon

Modul 3 Flip-Flop III-

 Praktikum Sistem Digital 2022

output pada rangkaian flip-flop tersebut memiliki perubahan atau tidak. Dari rangkain yang
satu dengan yang lainya terhubung melalui clock.

Modul 3 Flip-Flop III-

 Praktikum Sistem Digital 2022

3.5 KESIMPULAN
Ada beberapa kesimpulan yang dapat diambil berdasarkan hasil penelitian dan
praktikum yang telah dilakukan adalah sebagai berikut:
1. Memahami jenis-jenis rangkaian flip-flop beserta karakteristik rangkaian flip-flop
yang terdiri dari 4 jenis yaitu SR flip-flop, D flip-flop, JK flip-flop dan T flip-flop
melalui praktik dan juga penelitian yang telah dilakukan.
2. Flip-flop merupakan rangkaian yang menghasilkan keluaran Q dan Qnot. Yang
diaman hasilnya akan berlawanan. Jenis jenis flip-flop ada beberapa macam
diantaranya RS flip-flop, JK flip-flop, D flip-flop, T flip-flop. Jenis jenisnya dibedakan
berdasarkan masukannya yang dimana rs flip-flop masukannya adalah r, s, q,dan qnot.
Pada JK flip-flop masukannya terdiri dari J, K, dan clock. Pada d flip-flop terdiri dari
D dan clock. Dan pada T flip-flop masukannya t,q,dan qnot
3. Masukan SR flip-flop akan bergabung menjadi masukan tunggal oleh D flip-flop dan
masukan JK flip-flop akan bergabung menjadi masukan tunggal oleh T flip-flop.
Rangkaian flip-flop disusun dari gerbang kombinasional sehingga flip-flop dapat
disusun juga dari gerbang dasar.
4. Flip-flop salah satunya berguna untuk membaagi frekuensi. Pembagi frekuensi tersebut
bisa dibuat menggunakan JK flip-flop dimana 1 buah JK flip-flop akan mewakili
pembagi 1/12.

Modul 3 Flip-Flop III-

 Praktikum Sistem Digital 2022

DAFTAR PUSTAKA

Widjanarka, W. (2006). TEKNIK DIGITAL. Dalam W. Hardani (Penyunt.). Jakarta:

Erlangga.
Halim , A. (2015). FLIP-FLOP. Jurnal Praktikum Sistem Digital.
Tim Dosen. (2015). Modul Perkuliahan Sistem Digital. Jakarta: Universitas Mercu Buana.