JOBSHEET

PRAKTIK TEKNIK DIGITAL

OLEH

SURYONO

TEKNIK ELEKTRO
FAKULTAS TEKNIK
UNIVERSITAS NEGERI SEMARANG
2019
 PERCOBAAN I
GATE-GATE DASAR

TUJUAN

1. Mahasiswa memahami karakteristik papan percobaan

2. Mahasiswa dapat membaca kaki IC
3. Mahasiswa dapat membuktikan table kebenaran gate-gate dasar
4. Mahasiswa dapat merangkai gate-gate dasat menjadi rangkaian logika

TEORI SINGKAT
Gate dasar adalah dasar dari semua rangkaian logika. Rangkaian
logika serumit apapun dapat diajabarkan menjadi gat-gate dasar. Gate dasat
terdiri atas AND gate, OR gate, dan NOT gate. Ketiga gate tersebut mewakili
operasi matematika perkalian, penjumlahan dan pembalikan (inverse). Dari
ketiga gate tersebut dikembangkan gate baru, yang masih dianggap gate
dasar. Pengembangan tersebut adalah : NAND gate, NOR gate, EXOR gate
dan EXNOR gate.
Praktikum ini dimaksudkan untuk membuktikan table kebenaran dari
dat-gate dasar, sekaligus membuktikan dalil-dalil Boole tngkat dasar. Pada
praktikum berikutnya masih membuktikan dalil Boole dan teorema De
Morgan, sebekum dilanjutkan dengan rangkaian-rangkaian logika fungsional.

ALAT DAN BAHAN

1. Trainer Digital
2. IC 7402, 7404, 7432, 7400, 7408
3. Multimeter
4. Jumper

LANGKAH KERJA
1. Persiapkan semua alat dan bahan yang diperlukan
2. Pilih IC yang dibutuhkan dengan bantuan data book
3. Kenali kaki-kaki setiap IC sesuai dengan fungsinya
4. Hubungkan masukkan gerbang dengan yang telah tersedia
5. Hubungkan keluaran gerbang dengan Votlmeter
6. Rangkai IC pada trainer digital sesuai dengan gambar berikut
7. Ubah-ubah saklar secara berurutan, kemudian dibaca tegangan
keluaran untuk setiap perubahan
8. Catat hasil percobaan dalam table kebenaran
9. Tarik kesimpulan dari hasil percobaan diatas
ANALISIS DAN PEMBAHASAN………………………….

KESIMPULAN…………………………………
 PERCOBAAN II

RANGKAIAN LOGIKA

TUJUAN

1. Mahasiswa dapat membuat rangkaian logika dari gate-gate dasar

2. Mahasiswa dapat membandingkan hasil praktikum dengan analisis secara
teori
3. Mahasiswa dapat menarik kesimpulan dari jalannya percobaan

TEORI SINGKAT
Semua rangkaian logika pada dasarnya dibangun dari gate-gate dasar.
Perancangan dilakukan secara teori dengan mengingat pada kaidah operasi
matematis gate dasar. Adapun operasi sistematis rangkaian logika adalah
sebagai berikut :

Y=A.B ( A AND B )

A
7408 Y
B

Y=A+B ( A OR B )

A
7432 Y
B

Y=A+B ( A XOR B )

A
7486 Y
B

ALAT DAN BAHAN

1. Trainer Digital
2. IC TTL:7400, 7408, 7432, 7404, dan 74136
3. Multimeter
4. Jumper

LANGKAH KERJA
1. Merealisasikan persamaan logika ke bentuk rangkaian logika :

2. Mempersiapan alat dan bahan

3. Merangkai gate-gate dasar sesuai dengan persamaan di atas
4. Mencatat hasil percobaan ke dalam tabel
DATA DAN RANGKAIAN
ANALISIS………………………………………….

KESIMPULAN………………………………………..
 PERCOBAAN III

TEOREMA BOOLEAN

TUJUAN PRAKTIKUM
1. Mahasiswa dapat membuktikan Teorema Boolean sama dengan realisasi
rangkaian logika.
2. Mahasiswa dapat membuktikan aljabar boolean dengan perhitungan
3. Mahasiswa dapat membandingkan antara hasil praktikum dengan hasil
analisis
4. Mahasiswa dapat menarik kesimpulan dari percobaan

TEORI DASAR
Teorema Boolean dapat dibagi menjadi dua, yaitu boolean variabel
tunggal dan boolean variabel banyak. Teorima bervariabel tunggal mudah
dianalisis dengan mengingat sifat gate dasar.
Operasi dasar aljabar boolean adalah AND OR dan komplemen /
inversi komplemen dari 0 adalah 1 dan komplemen dari 1 adalah 0. Secara
simbolik dapat ditulis = 01=1 dan 11=0. Nama lain untuk momplementasi yaitu
inversi dan struktur elektronik yang membentuk inversi x ditunjuk sebagai
inverter.
Secara simbolik, kita menampilkan inverter dengan dimana lingkaran
pada output menunjukan inversi.

A 7404

Sedangkan pada operasi AND sisimbolkan dengan

A
7408 Y
B
Y=A.B

Pada operasi OR dapat didefinisikan sebagai berikut = 0+0=0, 0+1=1, 1+0=1,

1+1=1

Disimbolkan dengan

A
7432 Y
B Y=A+B

ALAT DAN BAHAN

1. Trainer Digital
2. IC TTL = 7402, 7404, 7432
3. Multimeter
4. Jumper
LANGKAH KERJA
1. Membuktikan :
X(YZ)=(XY)Z=XYZ
X(Y+Z)=XY+XZ
X+XY=X
X+(XY)=X+Y
dengan rangkaian dan analisis teoritik
2. Membandingkan antara hasil praktikum dengan analisis teoritis
3. Menarik kesimpulan

DATA PENGAMATAN
Gambar Rangkaian :

1. X(YZ) = (XY)Z= XYZ

2. X(Y+Z)=XY+XZ
 3. X+XY=X

4.

ANALISIS DAN PEMBAHASAN…………………………….

KESIMPULAN……………………………….
 PERCOBAAN IV

TEOREMA DE MORGAN

TUJUAN
1. Mahasiswa dapat membuktikan teorema De Morgan dengan realisasi
rangkaian logika
2. Mahasiswa dapat membuktikan teorema De Morgan dengan
perhitungan
3. Mahasiswa dapat membandingkan antara hasil praktikum dengan
hasil analisis
4. Mahasiswa dapat menarik kesimpulan dari percobaan

TEORI SINGKAT
Dua teorema aljabar boolean paling penting ditemukan oleh seorang
matematikawan De Morgan. Teorema De Morgan sangat berguna dalam
penyederhanaan hasil kali dan penjumlahan variable-variabel
berkomplemen. Dua teorema tersebut adalah :

1. (̅̅̅̅̅̅̅̅ ) = ̅ . ̅
2. (̅̅̅̅̅) = ̅ + ̅

ALAT DAN BAHAN

1. Trainer digital
2. IC TTL : 7402, 7404, 7432, 7400, 7408
3. Multimeter
4. Jumper (kabel penghubung)

LANGKAH KERJA
1. Menyederhanakan dengan teorema De Morgan persamaan berikut : Y
= (̅̅̅̅̅̅̅̅̅̅ )
2. Mempraktikan rangkaian asal dan rangkaian penyederhanaannya.
Mencatat hasilnya dalam table kebenaran, dan mebandingkan antar
keduannya
3. Mengulangi langkah di atas untuk persamaan Z = (̅̅̅̅̅̅̅̅ )(̅̅̅̅̅̅̅̅ )

GAMBAR RANGKAIAN
ANALISIS DAN PEMBAHASAN……………………..

KESIMPULAN………………………….
 PERCOBAAN V

NAND GATE SERBA GUNA

TUJUAN

1. Dapat membuat gate-gate dasar dari variasi gerbang NAND.

2. Dapat menganalisis hasil modifikasinya.

TEORI SINGKAT

NAND Gate dan NOR Gate adalah gate serba guna, artinya dari
beberapa gerbang NAND atau NOR dapat dibangun gerbang yang lain.
Berlandaskan Teorema Boolean dan De Morgan secara teoritis hal tersebut
dapat diwujudkan. Praktikum berikut akan membuktikan kebenaran teori
tersebut.

ALAT DAN BAHAN

1. Trainer Digital
2. IC TTL 7400
3. Multimeter
4. Jumper

LANGKAH KERJA
1. Membuat rangkaian NOT, AND, OR dan NOR dari IC NAND Gate (7400).
2. Mencatat hasil praktikum dan membandingkan dengan gate aslinya.
3. Membuat kesimpulan dari hasil praktikum.

GAMBAR RANGKAIAN
ANALISIS DAN PEMBAHASAN………………………………

KESIMPULAN……………………………….
 PERCOBAAN VI
R-S FLIP FLOP
TUJUAN
1. Dapat menjelaskan prinsip kerja dari R-S Flip-flop.
2. Dapat merangkai R-S Flip-flop yang dibangun dengan gerbang NOR.
3. Dapat merangkai R-S Flip-flop yang dibangun dengan gerbang NAND.
4. Dapat menjelaskan R-S Flip-flop yang dilengkapi dengan Enable.

TEORI SINGKAT
R-S Flip-flop mempunyai dua masukan dan dua keluaran yang
mempunyai simbol sebagai berikut:

Gambar 1. Lambang R-S Flip-flop

Perhatikan simbol diatas dan ingatlah konsep berikut ini:

1. R dan S keduanya rendah berarti keluaran Q tetap berada pada keadaan
terakhirnya secara tak terbatas akibat adanya aksi penggrendelan internal.
2. Masukan S yang tinggi mengeset keluaran Q ke 1, kecuali jika keluaran ini
memang telah berada pada keadaan tinggi. Dalam hal ini keluaran tidak
berubah walaupun S kembali ke keadaan rendah.
3. Masukan R yang tinggi mereset keluaran Q ke 0, kecuali jika keluaran ini
memang telah rendah. Keluaran Q selanjutnya tetap pada keadaan rendah,
walaupun masukan R kembali ke keadaan rendah.
4. Memberikan R dan S keduanya tinggi pada saat yang bersamaan adalah
terlarang karena merupakan pertentangan.

ALAT DAN BAHAN

1. Trainer Digital
2. IC 7402 (NOR Gate)
3. IC 7400 (NAND Gate)
4. IC 7408 (AND Gate 2 input)
5. Multimeter
6. Jumper

LANGKAH KERJA
1. Membangun rangkaian R-S Flip-flop dengan menggunakan gerbang NOR,
S (Set) dan R (Reset) adalah input yang dihubungkan dengan switch dal L1
dan L2 adalah output yang dihubungkan dengan LED seperti pada gambar
diatas.
2. Membuat variasi input seperti pada tabel dibawah ini, kemudian
memasukkan hasilnya pada tabel.
 S R Output
0 0
1 0
0 1
1 1

3. Langkah sama seperti pada nomor 1 dan 2, tetapi dengan menggunakan

gerbang logika yang berbeda, yaitu menggunakan gerbang NAND.
4. Membangun rangkaian R-S Flip-flop dengan Enable (Clock) seperti pada
gambar 4 diatas.
5. Mencatat hasilnya pada tabel.

GAMBAR RANGKAIAN

Vcc

R1 R2

Input A
Q2
Q1 Output
Input B
D1 D2 Q3
R3

Gambar 2. Circuit Schematic Gambar 3. PIN Arrangement NAND

NAND (IC 7400)

Vcc

R1 R3
R2
Input
A Q3 Q4
Q1
Output
Input
B
Q2 Q5
D1 D2
R4

Gambar 4. PIN Arrangement NOR Gambar 5. Circuit Schematic NOR

(IC 7402)
Untuk membangun R-S Flip flop bisa menggunakan gerbang NOR dan
AND seperti pada gambar di bawah ini:

Gambar 1. R-S Flip-flop dengan gerbang NOR

Gambar 2. R-S Flip-flop dengan gerbang NAND

Gambar 3. R-S Flip-flop dengan Clock

ANALISIS………………………………….

KESIMPULAN………………………..
 PERCOBAAN VII

D FLIP FLOP

TUJUAN

Setelah melakukan percobaan ini mahasiswa diharapkan dapat:

1. Menjelaskan prinsip kerja dari D Flip Flop.

2. Menjelaskan pronsiip kerja dari D LATCH Flip Flop.
3. Merangkai D Flip Flop yang dibangun dengan gerbang NAND.

TEORI SINGKAT
D Flip Flop yang dibangun dari R-S Flip Flop yang inputnya digabung jadi
satu dengan penambahan gerbang NOT. Kondisi ini memungkinkang tidak
terjadi kondisi terlarang. Dengan kata lain D Flip Flop adalah suatu rangkaian
yang hanya membutuhkan masukan data. Symbol dari D Flip Flopp adalah
sebagai berikut:

D Q

CLOCK Q

Gambar 1.simbol D Flip Flop

D Flip Flop yang juga dapat kita sebut Flip Flop tunda (delayn- D). jenis Flip
Dlop ini mencegah nilai D mencapai keluarannya Q sampai berlangsungnya
pulsa lonceng (Clock). D Flip Flop yang lain adalah penggerendel D (D Latch)
yang nilai keluarannya Q dapat mengikuti nilai D saat lonceng adalah tinggi.
Dengan kata lain data masukan akan sama dengan keluaran pada saat lonceng
tinggi dan data masukan terakhir sebelum lonceng turun kembali merupakan
nilai data yang tersimpan.

Pada Flip Flop D, pemindahan data keluarannya tergantung pada lonceng

tebing tertentu yang disebut Pemicuan Pinggiran (Edge Triggering). Dengan
kata lain, Flip Flop hanya memberikan tanggapan pada saat lonceng berada
pada keadaan peralihan anatara kedua keadaan tegangan yang bersangkutan.
Saat Flip Flop memberikan tanggapan pada saat pemicuaan positif (dari ) ke 1)
disebut pemicuan pinggiran positif (possitife edge triggering), begitu juga
sebaliknya.

ALAT DAN BAHAN

1. Papan percobaan
2. IC 7402 - NOR Gate
3. IC 7400 - NAND Gate
4. IC 7475 – D Latch Flip Flop
 LANGKAH KERJA

1. Rangkaian D Flip Flop yang dibentuk dari gerbang NAND pada trainer seperti
pada gambar dibawah ini.

D
(SW1) SET
S Q

CLOCK R Q
(SW2) CLR

Gambar 2. D Flip Flop menggunakan Gerbang NAND

2. Ubahlah data switch SW1 dan SW2 seperti pada table dibawah ini dan
masukan hasilnya
3. Berilah pulsa Clock pada data input D sebesar 1 Hz kemudian set data Swith
SW2 ke LOW (0) dan amati apa yang terjadi pada indicator outputnya?

HASIL PERCOBAAN

A. GAMBAR RANGKAIAN

D Flip Flop menggunakan Gerbang NAND

IC 7475 – D Latch Flip Flop

ANALISIS DAN PEMBAHASAN………………………

JAWABAN PERTANYAAN……………………………

KESIMPULAN……………………..
 PERCOBAAN VIII
Decoder
Rangkaian decoder diperlukan untuk membangun sebuah rangkaian digital
yang memiliki multi masukan multi keluaran (MIMO). Rangkaian decoder berfungsi
sebagai piranti yang berlawanan dengan encoder. Rangkaian decoder adalah
sebuah black box yang belum diketahui bentuk rangkaiannya. Untuk itu diperlukan
data tabel kebenaran fungsi untuk didapatkan persamaan-persamaan
keluarannya. Dari persamaan-persamaan keluaran tersebut dapat direalisasikan
dalam bentuk rangkaian digital.

Rangkaian decoder dilengkapi dengan fungsi enable, yang berfungsi untuk

mengaktifkan rangkaian decoder. Hal ini diperlukan karena dalam beberapa sistem
diperlukan rangkaian yang terdiri lebih dari satu decoder. Sebagai contoh sebuah
rangkaian digital memiliki masukan x1 dan x2 dan keluaran a0,a1,a2,a3,a4. Pada
gambar 1, keluaran a0, a1, a2, a3 dan a4 secara bergantian memiliki kondisi high.

Gambar 1 Blok decoder 2 to 4

Tabel kebenaran dari rangkaian decoder :

Decoder 2 to 4 bekerja dikendalikan keluarannya oleh variasu X0 dan X1.

Keluaran dari a0, a1, a2 dan a3 akan aktif secara bergantian tergantung dari kondisi
X0 dan X1. Pada kondisi masukana X0 = 0 dan X1 = 0, maka gerbang AND pertama
mendapatkan masukan “high”, maka kondisi keluaran A0 = 1 sementara keluaran
yang lain “0”. Apabila X0 = 0 dan X1 = 1, maka hanya gerbang AND ke dua akan “1”
sementara yang lain “0” dan seterusnya.
ALAT DAN BAHAN

1. Papan percobaan
2. IC 7411 - AND Gate 3 Input
3. IC 7404 - NOT Gate

LANGKAH KERJA

4. Rangkaian Decoder yang dibentuk dari gerbang AND 3 input 4 buah pada
trainer seperti pada gambar dibawah ini.

Gambar Rangkaian decoder 2 to 4

Tabel kebenaran dari rangkaian decoder :

X1 X0 A0 A1 A2 A3
ANALISIS………………………………….

KESIMPULAN………………………..
 PERCOBAAN IX
ENCODER

Encoder adalah rangkaian yang memiliki fungsi berkebalikan dengan

dekoder. Encoder berfungsi sebagai rangakain untuk mengkodekan data input
mejadi data bilangan dengan format tertentu. Encoder dalam rangkaian digital
adalah rangkaian kombinasi gerbang digital yang memiliki input banyak dalam
bentuk line input dan memiliki output sedikit dalam format bilangan biner. Encoder
akan mengkodekan setiap jalur input yang aktif menjadi kode bilangan biner.

Dalam teori digital banyak ditemukan istilah encoder seperti “Desimal to

BCD Encoder” yang berarti rangkaian digital yang berfungsi untuk mengkodekan line
input dengan jumlah line input desimal (0-9) menjadi kode bilangan biner 4 bit BCD
(Binary Coded Decimal). Atau “8 line to 3 line encoder” yang berarti rangkaian
encoder dengan input 8 line dan output 3 line (3 bit BCD).

Ilustrasi Encoder

Encoder dalam contoh ini adalah encoder desimal ke BCD (Binary Coded Decimal)
yaitu rangkaian encoder dengan input 9 line dan output 4 bit data BCD. Dalam
mendesain suatu encoder kita harus mengetahui tujuan atau spesifikasi encoder
yang diinginkan yaitu dengan :
1. Membuat tabel kenenaran dari encoder yang ingin dibuat
2. Membuat persamaan logika encoder yang diinginkan pada tabel kebenaran
menggunakan K-Map
3. Mengimplemenstasikan persamaan logika encoder dalam bentuk rangkaian
gerbang logika digital

Rangkaian Encoder Desimal (10 line) ke BCD

Dalam mendesain rangkaian encoder desimal ke BCD langkah pertama adalah

menentukan tabel kebenaran encoder kemudian membuat persamaan logika
kemudian mengimplementasikan dalam gerbang logika digital seperti berikut.
Tabel kebenaran encoder Desimal (10 Line) ke BCD

Persamaan logika output encoder Desimal (10 Line) ke BCD

 Y3 = X8 + X9
 Y2 = X4 + X5 + X6 + X7
 Y1 = X2 + X3 + X6 + X7
 Y0 = X1 + X3 + X5 + X7 + X9

Rangkaian encoder dibawah merupakan implementasi dari tabel

kebenaran diatas dan persamaan logika encoder Desimal ke BCD. jalur input
X0 tidak dihubung ke rangkaian karena alasan efisiensi komponen, hal ini
karena apabil input X0 ditekan maka tidak akan mengubah nilai output yaitu
output tetap bernilai BCD 0 (0000). Rangkaian encoder diatas hanya akan
bekerja dengan baik apabila hanya 1 jalur input saja yang mendapat input, hal
ini karena rangkaian encoder diatas bukan didesain sebagai priority encoder.

ALAT DAN BAHAN

1. Papan percobaan
2. IC 7432 - OR Gate 2 Input
3. IC 4075 - OR Gate 3 Input
4. IC 4072 - OR Gate 4 Input

LANGKAH KERJA
5. Rangkaian Encoder yang dibentuk dari gerbang OR gate 2 input satu buah
dan OR gate 4 iput tiga buah pada trainer seperti pada gambar dibawah
ini.
Rangkaian implementasi encoder Desimal (10 Line) ke BCD sesuai tabel kebenaran

DATA PENGAMATAN

Input Y3 Y2 Y1 Y0
X0 (enable)
X1 (enable)
X2 (enable)
X3 (enable)
X4 (enable)
X5 (enable)
X6 (enable)
X7 (enable)
X8 (enable)
X9 (enable)

ANALISIS………………………………….
KESIMPULAN………………………..