PERCOBAAN 1
GERBANG “ A N D “
TUJUAN :
1. Dapat menganalisa kerja sirkit Gerbang AND.
2. Dapat membuat table kebenaran Gerbang AND.
3. Dapat menyatakan persamaan Boole dari suatu sirkit.
PENDAHULUAN :
Simbol dari gerbang AND digambarkan sebagai berikut :
&
Output dari gerbang AND akan berlogik 1 bila semua input berlogik 1. Persamaannya dapat ditulis sebagai.
F = A.B
PERALATAN :
1. Pesawat latih Rangkaian Terintegrasi.
2. IC 7408
LANGKAH KERJA :
1. Perhatikan diagram blok IC 7408 di bawah ini.
14 13 12 11 10 9 8
Vcc
7408
Gnd
1 2 3 4 5 6 7
2. Hubungkan rangkaian seperti dibawah ini :
L1
Ke SW1 1
3 4
A
Ke SW2 2 6
B
5
Ke L2 C
Ke SW3
3. Atur saklar-saklar input menurut table kebenaran di bawah ini dan amati serta catat output L1 dan L2
Catatat : 0 – menyatakan saklar pada kondisi rendah (Low).
1 – menyatakan saklar pada kondisi tinggi (High).
Tabel 1.
Tabel Kebenaran Gerbang AND dengan 3 Input
Input Output
C = SW3 B = SW2 A = SW1 L1 = A.B L2 = A.B.C
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
4. Hubungkan sirkit gerbang AND dengan 4 buah input seperti gambar di bawah ini.
1
A 3
E
2
L1
B 4
F
6
L2
C 5
9
10
8
L3
D
PERTANYAAN :
1. Sebuah gerbang AND dengan 3 input yaitu A = tinggi, B = rendah dan C = tinggi maka outputnya
adalah ………..
2. Output soal 1 di atas dapat ditulis sebagai fungsi logic ……..
3. Implementasi dari pernyataan Aljabar Boole ( A.B ).C adalah sebagai ………
PERCOBAAN 2
GERBANG “ OR “
PENDAHULUAN :
Output gerbang OR akan berlogik 1, bila salah satu atau semua input berlogik 1.
Simbol gerbang OR dapat digambar sebagai berikut :
S.M.K. NEGERI I KATAPANG KAB. BANDUNG 3
JOB-SHEET PKDLE (DIGITAL)
PERALATAN :
Pesawat latih Rangkaian Terintergrasi.
IC 7432
LANGKAH KERJA :
1. Perhatikan diagram blok IC 7432 dibawah ini :
14 13 12 11 10 9 8
Vcc
7432
Gnd
1 2 3 4 5 6 7
2. Hubungkan sirkit gerbang OR dengan 3 input seperti gambar.
L1
1
SW1 A
3
E
SW2 2
4 B
6
L2 C
5
SW3 F
Tabel 1.
Tabel Kebenaran Gerbang OR dengan 3 Input
Input Output
C = SW3 B = SW2 A = SW1 L1 = A+B L2 = A+B+C
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
5. Hubungkan sirkit gerbang OR dengan 4 buah input seperti gambar di bawah ini.
L1
1
SW1 A 3
E
SW2 B 2
4
L2
6
F
SW3 C 5
F 9
8
L3
10
SW4 D
6. Tuliskan persamaan yang dinyatakan dengan Aljabar Boole untuk titik E, F dan G.
7. Amati dan lengkapi table kebenaran untuk fungsi gerbang OR dengan 4 input.
PERTANYAAN :
1. Suatu gerbang OR dengan 3 input A, B, C. sebagai input A dan B tidak diketahui logiknya sedangkan
C = tinggi. Bagaimanakah outputnya ?
2. Kalau kita mempunyai gerbang OR 2 input, berapa buah gerbang OR yang dibutuhkan untuk
mendapatkan gerbang OR dengan 8 input ? Gambarkan sirkitnya.
Tabel 2.
No Tabel Kebenaran Gerbang OR 4 Input
Input Output
D C B A E F G
1 0 0 0 0
2 0 0 0 1
3 0 0 1 0
4 0 0 1 1
5 0 1 0 0
6 0 1 0 1
7 0 1 1 0
8 0 1 1 1
9 1 0 0 0
10 1 0 0 1
11 1 0 1 0
12 1 0 1 1
13 1 1 0 0
14 1 1 0 1
15 1 1 1 0
16 1 1 1 1
PERCOBAAN 3
GERBANG NOT ( INVERTER )
PENDAHULUAN :
Simbol gerbang NOT dapat digambar sebagai berikut :
A A
Suatu gerbang NOT akan mempunyai output kebalikan dari pada inputnya. Bila input tinggi maka output
akan rendah (input berlogik 1 maka output berlogik 0).
PERALATAN :
1. Pesawat latih Rangkaian Terintegrasi.
2. IC 7404, IC 7400 dan IC 7402
LANGKAH KERJA :
1. Perhatikan diagram blok dari IC 7404.
14 13 12 11 10 9 8
Vcc
7404
Gnd
1 2 3 4 5 6 7
2. Rangkaian salah satu gerbang NOT seperti gambar berikut ini.
A 1 2
L1
B
U
A 1 2 3 4 5 6 9 8 11 10
A 1
3
L1
SW1 2
B
2
SW1 3
1
L1
PERTANYAAN :
PERCOBAAN 4
GERBANG “ NAND “
PENDAHULUAN :
Gerbang NAND adalah suatu fungsi AND yang di inversikan. Setiap output AND yang tinggi akan
dibuat rendah dan bila output AND yang tinggi akan dibuat rendah dan bila output AND rendah akan dibuat
tinggi. Jadi output gerbang NAND akan berlogik 1 bila semua input atau salah satu input berlogik 0 dan
output akan berlogik 0 bila semua input berlogik 1. Persamaan output dapat di tulis sebagai :
F = A.B = A+B.
&
PERALATAN :
1. Perhatikan diagram blok IC 7400
14 13 12 11 10 9 8
Vcc
7400
Gnd
1 2 3 4 5 6 7
2. Hubungkan salah satu dari 4 gerbang NAND seperti gambar dibawah ini.
A 1
3
L1
B 2
3. Amati dan catat output L1 pada table kebenaran di bawah ini dengan mengatur saklar-saklar sesuai
dengan table.
INPUT OUTPUT
A B INDIKATOR
0 0
0 1
1 0
1 1
4. Hubungkan sirkit seperti berikut :
1
A 3
2
L1
B 4
5
6
L2
9
10
8
L3
C
5. Amati L1, L2, dan L3 dan lengkapi table kebenaran untuk langkah 4 diatas.
INPUT OUTPUT
A B C L1 L2 L3
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
6. Ulangi langkah 2 dan 3 dengan menggunakan IC 54011 (CMOS).
PERTANYAAN :
1. Suatu gerbang NAND dengan 3 input dan input terdiri dari logic 1, 1, 0. Bagaimana output yang
terjadi ?
2. Gerbang NAND mempunyai 3 input dengan dua inputnya dihubungkan dengan suatu catu daya +5 V.
Bila input yang ketiga berlogik sama dengan A, bagaimanakah kondisi outputnya.
PERCOBAAN 5
GERBANG “ NOR ”
TUJUAN :
Dapat menganalisis fungsi dari Gerbang NOR.
PENDAHULUAN :
Output gerbang NOR akan berlogik 1 bila semua input 0. Output berlogik 0 bila salah satu atau semua input
berlogik 1. Persamaan :
F = A+B = A.B
Simbol NOR Gate seperti gambar dibawah ini
PERALATAN :
1. Pesawat latih Rangkaian Terintegrasi.
2. IC 7402
LANGKAH KERJA :
1. Perhatikan diagram blok IC 7402
2. Hubungkan sirkit seperti gambar berikut.
SW1 INPUT A 2
1
L1
SW2 INPUT B 3
6
4
L2
8
9
10
L3
SW3 C
2
A 1
B 3
5
1 2
L1
C 6
4
PERTANYAAN :
1. Sebuah gerbang dengan 3 input terdiri dari H – H dan L. Bagaimana outputnya ?
2. Bila salah satu input dari NOR Gate adalah High sedang input-input yang lainnya keduanya adalah
High atau Low. Bagaimana outputnya ?
PERCOBAAN 6
THEORI DE MORGAN
TUJUAN :
1. Dapat membuktikan hokum De Morgan.
2. Dapat mengamati beberapa implentasi dari theori De Morgan.
3. Dapat mengambarkan rangkaian sebagai implementasi dari theori De Morgan.
4. Dapat menentukan fungsi output sebagai implementasi theori De Morgan.
PENDAHULUAN :
Untuk dapat menyelesaikan suatu fungsi-fungsi logic dipergunakan berbagai macam rumus. Salah
satunya adalah De Morgan, theori yang berasal dari Aljabar Boolean. Theori De Morgan inni banyak
digunakan untuk menyerderhanakan fungsi logic yang sangat rumit (komplek), sehingga fungsi output
menjadi sederhana.
Adapun rumus dari De Morgan adalah sebagai berikut :
A + B = A . B
A . B = A + B
Kalaupun digambarkan 2 variabel input itu adalah sebagai berikut :
1.
A
A RANGKAIAN
F B F NAND
B
2.
A
A RANGKAIAN
F B F NOR
B
F
A
F B
B
C
C
F = [ ( A . B ) + C ] disederhanakan menjadi [ ( A + B ) . C ]
PERALATAN :
1. Pesawat latih Rangkaian Terintegrasi.
2. IC. 7400, IC 7402, IC 7404, IC 7408 DAN IC 7432
3. Kabel-kabel penghubung.
LANGKAH KERJA :
I. A. AND GATE.
1. Rangkailah sirkit seperti di tunjukkan pada gambar di bawah ini :
A 1
3 1 2
Ke L1
B 2
74LS04
74LS00
A 2
1 1 2
Ke L1
B 3
74LS04
74LS02
INPUT OUTPUT
A B L
0 0
0 1
1 0
1 1
3. Bandingkan outputnya dengan output dari OR Gate, apakah sama atau berbeda.
(A+ B ? A+B)
74LS04
1 2
A
1
3
Ke L1
2
B 3 4 74LS32
74LS04
74LS04
1 2
A
1
3
Ke L1
2
B 3 4 74LS08
74LS04
A B L
0 0 1
0 1 0
1 0 0
1 1 0
6. Bandingkan outputnya dengan output NOR Gate.
A . B ? A+B
7. Diketahui F = [ ( A + B ) . C ] = [ ( A . B ) + C ]
8. Hubungkan rangkaiannya seperti gambar di bawah ini.
74LS04
1 2
A
1
3 1
2 3
F
2
B 3 4 74LS32
74LS08
74LS04
5 6
C
74LS04
A
F
B
C
1
A 3 2
L1
B 2
3
1
74LS08
C 74LS02
INPUT OUTPUT
A B C L
0 0 0 1
0 0 1 0
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 0
III. IMPLEMENTASI FUNGSI OR MENGGUNAKAN NAND GATE
1. Buat rangkaian sebagai berikut :
1
3
A 2
74LS00
9
8
L1
10
4
B 5
6 74LS00
74LS00
2
1
A 3
8
74LS02
9
10
L1
5
B 6
4 74LS02
74LS02
0 1 0
1 0 0
1 1 1
3. Bandingkan dengan output AND Gate
A + B ? A.B
PERTANYAAN :
1. Fungsi dari AND tidak mungkin dibuat dari …… Gate.
a. AND. b. OR c. NAND d. NOR
2. Bila dilengkapi dengan NAND gate akan dibuat sebuah fungsi dari OR dengan 2 input maka
minimal dibutuhkan sebanyak.
a. 1 b. 2 c. 3 d. 4
3. Output dari sirkit berikuit :
A
F
a. AB b. AB c. A + B d. A + B
4. Gambarkan rangkaian yang mempunyai AND dengan menggunakan sebuah NOR Gate dan
beberapa inverter.!
PERCOBAAN 7
GERBANG EX-OR
TUJUAN :
1. Dapat merangkai sirkit Ex-OR.
2. Menganalisa fungsi dari Ex-OR.
3. Membuat tabel kebenaran dari Ex-OR.
PENDAHULUAN :
Output Ex-OR akan berlogik 1 bila kedua inputnya berlawanan. Output akan berlogik 0 bila kedua
input berlogik sama.
Persamaan : F = A.B + A.B
S.M.K. NEGERI I KATAPANG KAB. BANDUNG 17
JOB-SHEET PKDLE (DIGITAL)
DAFTAR PERALATAN :
1. Pesawat latih rangkaian terintegrasi.
2. IC 7404, IC 7400, IC 7402, IC 7408, IC 7432, IC 7486
LANGKAH KERJA :
1. Buatlah rangkaian seperti gambar di bawah ini.
SW1 INPUT A 1 2 1
3
74LS04 2
74LS08 1
OUTPUT L1
SW1 INPUT B 2
3
3 4 4 74LS32
6
74LS04 5
74LS08
2. Amati dan catat hasil penunjukkan outputnya pada tabel kebenaran di bawah ini.
INPUT OUTPUT
A B L
0 0
0 1
1 0
1 1
3. Kemudian rangkaian sirkit seperti gambar di bawah ini.
4
6
5
SW1 A 1
3
74LS00 12
11
L1
SW1 B 2 13
74LS00 9 74LS00
8
10
74LS00
5
SW1 INPUT A 4
6
2
1
74LS02 11
13
OUTPUT
SW1 INPUT B 1 2 3 12
74LS02 8 74LS02
74LS04 10
9
74LS02
A B L
0 0
0 1
1 0
1 1
7. Sekarang gantilah IC tadi dengan 7486 rangkailah sirkit berikut dengan memperhatikan sambungan-
sambungan seperti berikut :
SW1 INPUT A
L1
SW1 INPUT B
PERCOBAAN 8
FLIP – FLOP S – C
TUJUAN :
1. Dapat menganalisa kerja flip flop S - C yang disusun dari gerbang NOR.
2. Dapat menjelaskan kondisi balapan (terlarang) pada flip – flop S – C.
3. Dapat menganalisa kerja FF S – C yang dibuat dari gerbang NAND.
4. Dapat menjelaskan cara kerja FF S – C yang dilengkapi dengan ENABLE.
5. Dapat menjelaskan cara kerja FF S –C yang dilengkapi dengan PRESET (DC SET) dan CLEAR (DC
CLEAR).
6. Dapat menyebutkan perbedaan antara ENABLE dan CLOCK pada Flip Flop.
PENDAHULUAN :
Flip Flop S –C adalah sebuah sirkit logik yang mempunyai dua kemungkinan kedudukan atau bi –
stabil (MEMORY). Sirkit itu di susun sedemikian rupa sehingga kalau ada suatu taraf siap berfungsi (enable)
pada S (C adlah kedudukan lawannya) akan menghasilkan Output Q = tinggi dan kalau ada taraf siap
berfungsi pada C (dengan S pada kedudukan lawannya) maka akan menghasilkan.
Q = RENDAH
Taraf siap berfungsi berlogik TINGGI dan RENDAH, tergantung pada flip – flop yang dipakai, dan
akan menyebabkan respon output tertentu apabila taraf siap berfungsi itu dipasang pada input-inputnya.
PERALATAN :
1. IC 7402, IC 7404, IC 7408, IC 7432
2. Pesawat latih Rangkaian Terintegrasi.
LANGKAH KERJA :
A. FLIP – FLOP S – C YANG DIBUAT DARI GERBANG NOR.
1. Rangkaikan IC 7402 pada papan eksperimen yang terdapat pada pesawat latih seperti pada
sirkit di bawah ini.
KE SW1 2
SET 3
1
Q KE L1
74LS02
5
4
Q KE L2
CLEAR 6
KE SW2 74LS02
2. Atur saklar data logik sesuai dengan kombinasi kemungkinan yang tercantum pada tabel
kebenaran. Amati dan catat output Q = L1 dan Q = L2.
S 2
SW1 1
L2
3
74LS02
74LS04
4 3 2 1
74LS04
5
4
L1
6
C 74LS02
CLEAR 1
3
2
Q KE L1
74LS00
4
6
Q KE L2
5
SET 74LS00
3. Atur saklar data sesuai dengan yang tercantum pada kolom input tabel kebenaran FF.
Amati dan catat output yang ditunjukkan LED L1 dan L2.
INPUT OUTPUT
C = SW2 S = SW1 Q = L1 Q = L2
0 1
1 1
1 0
1 1
0 0
4. Bandingkan outputnya dengan output pada FF SC yang disusun dari gerbang NOR. Tuliskan
perbedaannya ?
5. Bilamanakah terjadi kondisi balap pada FF SC dari gerbang NAND ?
C. FLIP FLOP S – C DENGAN ENABLE.
1. Buatlah sirkitnya seperti pada gambar di bawah ini.
C 1
KE SW2 3 4
2 6
5
Q KE L2
74LS00
KE SW1 74LS00
ENABLE
9
12
11
Q KE L1
8 13
10
KE SW3 74LS00
S 74LS00
2. Atur saklar data seperti yang terdapat pada kolom input kemudian catat output-
outputnya yang ditunjukkan pada L1 dan L2.
INPUT OUTPUT
S = SW3 C = SW2 ENABLE = SW1 Q = L1 Q = L2
0 0 0
0 0 1
0 0 0
0 1 0
0 1 1
0 1 0
1 0 0
1 0 1
1 1 1
3. Dari percobaan di atas buatlah kesimpulan.
4
4 6 5
6 5 4 KE L2
KE SW2 5 6
74LS32
R 74LS08 74LS02
KE SW5 DC (CLEAR)
74LS08 74LS27 S Q
ENABLE ENABLE
4 1 C Q
6 2 12 Q
5 13
R 74LS08 74LS27
SET (DC CLEAR)
4. Atur saklar-saklar 1 s/d 5 sesuai dengan tabel di bawah ini.Amati dan catat input.
Tabel Kebenaran FF S – R dengan PRESET dan CLEAR
INPUT OUTPUT
CLEAR PRESET S R E Q = L1 Q = L2
0 0 0 0 0
0 0 0 0 1
0 0 0 1 0
0 0 0 1 1
0 0 1 0 0
0 0 1 0 1
0 0 1 1 1
0 1 0 0 0
0 1 0 0 1
0 1 0 1 0
0 1 0 1 1
0 1 1 0 0
0 1 1 0 1
0 1 1 1 1
1 0 0 0 0
1 0 0 1 1
1 0 1 0 0
S.M.K. NEGERI I KATAPANG KAB. BANDUNG 22
JOB-SHEET PKDLE (DIGITAL)
0 0 0 0 0
5. Kalau preset = TINGGI dan Q = TINGGI bagaimana pengaruhnya terhadap kondisi yang
lain ?
6. Kalau C = TINGGI dan Q = TINGGI bagaimana pula pengaruhnya terhadap kondisi yang
lain ?
7. Jika P dan C kemabli RENDAH, bagaimanakah kedudukan FF ketika itu ?
8. Setelah saklar data sebagai berikut C = TINGGI, R = RENDAH, P = TINGGI dan C =
RENDAH.
9. Amati dan catat Q, Q. Ini disebut kondisi output NON VALID dengan PRESET TINGGI,
dengan definisi :
Output – output Q dan Q sebuah elemen memori bi stabil harus dalam kondisi berlawanan.
Untuk membetulkan kesalahan itu rangkaian kembali sirkit itu seperti di bawah ini.
SW4
P
S 1
3 9 2
SW3 2 8 1 1
10 3 3
74LS08
74LS08
2
74LS02
L2
74LS32
8
9
10
SW1
74LS02
4
4
12
11 5
6 5
4
L1
6 13 6
SW2 5 74LS32
74LS08 74LS02
C 74LS08
C
DC SET (PRESET)
S
Q
Q
C
DC SET (PRESET)
10. Apakah FF SC itu, jelaskan berdasarkan kesimpulan dari percobaan anda.
11. Apabila pada FF SC ditambahkan input ENABLE. Bagaimanakah pengaruh input S dan C.
12. Mengapakah DC Clear dan DC Set disebut input-input kontrol. Bagaimanakah pengaruh
masing-masing input kontrol itu terhadap Q dan Q.
13. Bolehkah input – input kontrol itu siap berfungsi bersama – sama ? Kapankah terjadi kondisi
balapan (terlarang).
PERTANYAAN :
1. Kalau input – input pada FF SC (atau RS) dalam keadaan R = RENDAH, ENABLE = TINGGI, DC
Set (PRESET = RENDAH, DC Clear = TINGGI. Bagaiamana kondisi Output Q.
2. Bilakah S – C FF dengan Clock atau berubah kedudukan ?
3. Kapankah kondisi input akan menghasilkan Q = TINGGI, untuk SC FF dengan Set dan Clear ?
PERCOBAAN 9
FLIP – FLOP D YANG DI CLOCK
TUJUAN :
1. Dapat membedakan sifat- - sifat FF D LATCH dengan FF D.
2. Mengindentifikasi cara kerja ENABLE dan EDGE TRIGGER.
3. Dapat menentukan waktu SET – UP.
4. Dapat mengubah POSITIP EDGE TRIGGER menjadi NEGATIP EDGE TRIGGER.
PENDAHULUAN :
FF D yang di Clock dan D type Lacth keduanya adalah sirkit memory dengan input tunggal. Input
tunggal diperoleh dengan menambah sebuah inverter pada input – input sirkit SC dasar. Ini untuk
meyakinkan atau menjamin agar input S dan C selalu dalam keadaan yang berlawanan, jadi meniadakan
kemungkinan kondisi balapan (terlarang). Logik yang terdapat pada input D di transferkan pada output Q dari
elemen memory, itu dengan dua cara yang berbeda, meskipun hasilnya sama.
Kerja dari kedua elemen memory itu adalah :
a. D – Lacth : setiap perubahan data pada input akan ditransfer ke output kapan saja apabila taraf logik
tinggi (High) terdapat pada input ENABLE. Selama Latch itu siap berfungsi (Enable) Q akan mengikuti
inputnya.
b. FF D : data pada input akan di transfer ke output apabila poerubahan dari suatu taraf logik ke taraf logik
yang lain (Leading Edge atau Trailling Edge) terjadi pada input clock.
D Q D Q
E n a b le Q C lk Q
D - Lacth FF - D
INPUT OUTPUT
D Clock/ Enable Q Q
Rendah Tak ada Tak ada perubahan Tak ada perubahan
Rendah ada Rendah Tinggi
Tinggi Tak ada Tak ada perubahan Tak ada perubahan
Tinggi ada Tinggi Rendah
D Lacth adalah suatu hasil modifikasi dari FF SC yang dapat menghilangkan kondisi input yang dapat
mengakibatkan kondisi terlarang (Race Condition). Dalam percobaan ini D Lacth akan dipelajari dan konsep
dari “ Mentigger dengan Tebing “ (Edge Triggering) pada FF D akan diperkenalkan.
PERALATAN :
1. Pesawat latih Rangkaian Terintegrasi.
2. IC 7404, IC 7408, IC 7402.
LANGKAH KERJA :
A. D – LACTH.
S.M.K. NEGERI I KATAPANG KAB. BANDUNG 24
JOB-SHEET PKDLE (DIGITAL)
1. Pasangkan IC 7404 dan 7408 pada pesawat latih rangkaian terintegrasi.
2. Rangkaikanlah FF SC yang dimodefikasi seperti di bawah ini.
1 74LS02
3 2
2 1
Q
3
74LS08
Ke L2
Ke SW1
Ke SW2
Enable
4
5
4
Ke L1
6 6
1 2 5
74LS02
Q
74LS04 74LS08
3. Atur saklar data sseperti yang tercantum dalam tabel kebenaran di bawah ini dan catat penunjukkan
L1 dan L2.
Tabel Kebenaran Flip – Flop D – Lacth
INPUT OUTPUT
D – SW2 Enable – SW1 L1 – Q L2 - Q
0 0
0 1
0 0
1 0
1 1
1 0
4. Pasanglah sebuah IC 7475 Quad D Latch pada peasawat latih Rangkaian Terintegrasi.
5. Rangkaikan sirkit seperti berikut :
ke SW1
D Q ke L1
E n a b le
ke SW8
DC Set
1
SW4 (Preset) 2 12
13
74LS10
3 3
SW1 Clock 4 6 4 6 L1
5 5
DC Set
.
74LS10 74LS10
D Q
C LK Q
9 9 DC Clear
.
10 8 10 8 L2
11 11
74LS10 74LS10
1
SW2 D 2 12
13
SW5 74LS10
DC Clear
3. Aturlah saklar data Sw1 dan SW2 seperti yang ditunjukkan pada tabel kebenaran untuk edge trigger
D FF. Atur sakalar data SW4 dan SW5 pada TINGGI. Amati dan catat penunjukkan indikator L1.
Catat R – T menunjukkan bahwa perubahan saklar data adalah dari RENDAH ke TINGGI
dan T – R adalah sebaliknya.
Input Output
D = SW2 CLK = SW1 Q = L1
0 T–R
0 R-T
1 T–R
1 R-T
4. Bandingkan output tabel kebenaran FF yang di trigger oleh Edge dengan tabel kebenaran Lacth.
Jelaskan perbedaannnya ?
5. Atur sakalar data SW1 ke TINGGI, ubahlah posisi SW2 RENDAH ke TINGGI.
Analisa apa yang terjadi ?
6. Mengapa gejala pada langkah 5 itu terjadi ?
7. Tuliskan jenis pentriggeran FF yang anda pakai.
8. Ulangi langkah llima dengan saklar data SW1 = RENDAH.
9. Aturlah saklar data SW4 = RENDAH. Atur saklar-saklar SW1 dan SW2 seperti yang ditunjukkan
pada tabel kebenaran dari Edge Trigger D FF. Amati dan catat output yang terjadi.
10. Atur saklar data SW4 ke TINGGI dan SW5 ke RENDAH.
Atur saklar data SW1 dan SW2 seperti yang ditunjukkan dalam tabel kebenaran dari Edge Trigger D
FF. Amati dan catatlah outputnya.
11. Apakah pada taraf TINGGI atau rendah yang mengaktifkan SC set (Preset) dan DC Clear ?
Jelaskan !
4
Set
SW1 2
D Q
5 L1
1 Hz 3 6 L2
C le a r
C LK Q
74LS74A
1
3. Aturlah saklar data SW1 pada Rendah kemudian pada TINGGI.
Amatilah transfer data ke outpuut. Tuliskan kesimpulan yang anda dapatkan.
4. Jenis pentriggeren apakah yang diperlukan dalam hal ini ?
D. Waktu SET – UP
Waktu set – up untuk FF D didefinisikan sebagai waktu yang diperlukan oleh data untuk
berada pada input D sebelum transit (edge) clock terjadi. Spesifikasi ini di singkat dengan t - set –
up dan definisi umumnya adalah :
Waktu SET – UP adalah interval waktu, selama sebuah sinyal clock terpasang.
1. Ubahlah susunan sirkit seperti pada gambar di bawah ini.
4
Set
SW1 2
D Q
5 L1
3 6 L2
C le a r
C LK Q
74LS74A
1
20 ns
Input D
Clock
T Set Up
2 5 Ke L1
D Q
1 2 3 4 5 6 9 8 3 6 Ke L2
C le a r
C LK Q
74LS04 74LS04 74LS04 74LS04
74LS74A
1
Clock tertunda
T Set Up
PERTANYAAN :
1. Pada kondisi yang bagaimana pada D Lacth terdapat t set up ?
2. Kapankah waktu set – up diperlukan untuk IC 7474 (Edge Triggered D FF) ?
PERCOBAAN 10
MASTER SLAVE J - K FF
TUJUAN :
1. Agar dapat menjelaskan cara kerja dari Master Slave JK FF.
2. Agar dapat menganalisa kerja dari Master Slave JK FF.
3. Agar dapat menyebutkan keuntungan dari Master Slave JK FF.
PENDAHULUAN :
Ada beberapa hal yang sangat menguntungkan dengan Master Slave JK FF ini bila dibandingkan dengan
RS FF yang sebelumnya. Seperti telah diketahui dalam RS FF menpunyai kondisi terlarang apabila kedua
input mempunyai kedudukan yang sama, misalnya pada RS FF yang dibuat dari NAND Gate terjadi kondisi
terlarang apabila kedua input R dan S berkedudukan rendah. Begitu pula RS FF yang dibangun dari NOR
Gate terjadi keadaan terlarang apabila kedua inputnya berkedudukan tinggi. Kedua macam keadaan terlarang
seperti pada RS FF di atas tadi tidak terjadi pada Master Slave JK FF ini. Hal inilah merupakan keuntungan
dari penggunaan Master Slave JK FF.
Pada percobaan berikut ini akan dilaksanakan percobaan untuk menganalisa kerja Master Slave JK FF
tersebut.
ALAT / BAHAN :
1. 2 buah IC 7410.
2. 1 buah IC 7402.
3. 1 buah IC 7400
4. 1 buah IC 7404
5. 1 buah IC 7408
6. Pesawat latih Rangkaian Terintegrasi.
LANGKAH KERJA :
1. Hubungkan rangkaian seperti pada gambar berikut ini :
L3
SW1
L1
SW3
L2
SW2
L4
2. Atur saklar SW2 pada kedudukan Rendah SW1 (kedudukan normal) ?
3. Amati dan catat penunjukkan lampu menurut tabel di bawah ini.
INPUT OUTPUT
SW1 SW2 SW3 L1 L2 L3 L4
0 0 0
0 0 1
0 0 0
0 1 0
0 1 1
0 1 0
1 0 0
1 0 1
1 0 1
1 1 0
1 1 1
1 1 0
4. Dari tabel di atas berikan komentar tentang kerja dari Master Slave JK FF inni ?
B. JK FF dengan IC 7474.
1. Hubungkan rangkaian seperti berikut ini.
J Q
1
C LK
K Q
PERTANYAAN :
1. Jelaskan tentang cara kerja dari Master Slave JK FF tersebut ?
2. Dari hasil pengamatan (tabel 1 dan tabel 2) apakah ada perbedaan ? kalau ada jelaskan perbedaan
tersebut ?
PERCOBAAN 11
REGISTER GESER (SHIFT REGISTER)
TUJUAN :
1. Dapat merangkai Register Geser 4 Bit.
2. Dapat menganalisa Register Geser 4 Bit yang dibuat dari FF type D.
3. Dapat menganalisa kerja Register Geser 4 Bit IC Universal.
4. Dapat menganalisa operasi Register Geser 8 Bit IC Tipikal.
S.M.K. NEGERI I KATAPANG KAB. BANDUNG 31
JOB-SHEET PKDLE (DIGITAL)
PENDAHULUAN :
Sebuah Register Geser adalah sederetan seri FF yang dikonfigurasikan dengan output FF yang satu
disambungkan dengan input FF berikutnya.
Semua input dari FF disatukan dan dapat mengsinkronkan transformasi data. Perpindahan data dari
output yang berikutnya akan terjadi saat tebing awal atau tebing akhir dari pulsa clock. Ini tergantung dari
jenis FF yang dipakai.
Register Geser diklasifikasikan dalam 3 golongan :
a. Metode Perencanaan Data (Serial – In Serial Out, Serial – In Parallel – Out, Parallel – In Serial –
Out).
b. Arah Perpindahan Data (Geser Kanan, Geser Kiri, Geser Dua Arah).
c. Panjang dari Bit (Binary Digit).
PERALATAN :
1. Pesawat latih Rangkaian Terintegrasi.
2. 2 buah IC 7474 (Dual D FF).
3. 1 buah IC 7486 (Quad EX – OR).
4. 1 buah 74164 (8 bit Serial – In Parallel – Out Shift Register ).
5. 1 buah 74194 (Universal Shift Register).
LANGKAH KERJA :
A. Register Geser Serial – In Parallel – Out.
1. Hubungkanlah 2 buah IC 7474 seperti pada gambar di bawah ini.
SW1 L1 L2 L3 L4
10
10
4
2 5 12 9 2 5 12 9
D Q D Q D Q D Q
PR
PR
PR
PR
SW2
3 11 3 11
C LK C LK C LK C LK
7474 7474 7474 7474
SW3
2. Atur sasklar data SW1, SW2, dan Sw3 ke Rendah (Low). Apakah yang terjadi saat SW1 = Low.
3. Atur saklar Sw1 dan Sw2 ke Tinggi (High). Pada saaat ini bagaimana kondisi input dan output dari
FF ?
4. Atur saklar SW3 dari Low ke High ke Low lagi. Apa maksud pengaturan saklar ini dan apa yang
terjadi pada output.
5. Catatan : Untuk selanjutnya simbil transisi dari :
6. Low ke High ke Low =
7. High ke Low ke High =
8. Dengan melakukan pengaturan Sw3 ulangi langkah 4 sekalil lagi, apakah yang telah anda lakuakan ?
9. Amati dan catat apa yang terjadi.
10. Atur sakalar SW3 beberapa kali.
11. Buatlah kesimpulan apa yang terjadi dari langkah 6 ini.
B. Operasi Dinamis Shift Register Serial – In Parallel – Out.
I. Ring Counter.
1. Buatlah rangkaian D FF seperti gambar berikut :
S.M.K. NEGERI I KATAPANG KAB. BANDUNG 32
JOB-SHEET PKDLE (DIGITAL)
SW1 L1 L2 L3 L4
10
10
4
4
2 5 12 9 2 5 12 9
D Q D Q D Q D Q
PR
PR
PR
PR
3 11 3 11
C LK C LK C LK C LK
7474 7474 7474 7474
CLOCK
2. Atur saklar data Sw1 le Low dan amati serta catat output (L1, L2, L3 dan L4). Konversikan
kedudukan Shift Register dalam Biner.
3. Apakah yang anda lakukan saat SW1 = Low.
4. Atur saklar SW1 ke High. Bagaimana kondisi Preset dan Clear saat inni. Amati dan Catat apa yang
terjadi.
5. Anda telah menganalisa rangkaian Ring Counter. Untuk apa biasanya Ring Counter ini digunakan ?
6. Fungsi Ring Counter ini sering disebut Timing Slot Generator.
II. Pseudeo Random Binary sequence Generator.
Sebuah Pseudeo Random Binary sequence (PRBS) adalah sebuah generator yang memperagakan
sifat-sifat output sebuah Random tertapi diulang setiap 2n-1 (n – jumlah FF yang digunakan pada Shift
Register). Jadi suatu PRBS akan membangkitkan keadaan sebanyak 2n-1 dan kemudian terjadi lagi
pada random, khusus jika n banyak. Untuk membangkitkan sebuah PRBS maka Shift Register bekerja
secara Close Loop dimana input ke FF pertama didapat dari FF tingkat akhir lewat umpan balik dari
EX – OR.
1. Hubungkan rangkaian seperti gambar berikut :
SW1 L1 L2 L3 L4
10
10
4
2 5 12 9 2 5 12 9
D Q D Q D Q D Q
PR
PR
PR
PR
3 11 3 11
C LK C LK C LK C LK
7474 7474 7474 7474
2
3 7486 1
2. Atur saklar SW1 (data) dan SW2 ke Low. Amati dan catat5 serta jelaskan apa yang terjadi ?
3. Atur saklar data Sw1 ke High. Amati dan jelaskan apa yang terejadi ?
4. Atur saklar data SW2 = Amati dan catat penunjukkan output L1 s/d L4 pada tabel PRBS.
5. Ulangi langkah 4 dan catat output-outputnya pada tabel PRBS setiap terjadi transisi clock.
Catatan :
Urutan kejadian (sequence) akan berulang setiap 15 X transisi clock (24 – 1 = 15 ).
Sequence ini disebut Pseudo – Random karena tidak muncul menurut suatu urutan tertentu, tetapi
kenyataannya berulang setiap tansisi clock.
Dalam praktek tidak terdapat kejadian yang berurutan 15 bit, maka digunakan shift register yang
mempunyai waktu yang lebih lama.
Tabel PRBS
SW1 1
A Q A
3
2 4
B Q B 5
Q C
74164 Q D
6
10
Q E
SW2 8
C LK Q F
11
12
9 Q G 13
SW3 C LR Q H
3. Atur saklar data SW1 dan SW2 ke Lo juga atur saklar SW3 ke Lo – Hi. Amati dan jelaskan maksud
dari pengaturan saklar tersebut.
4. Atur saklar Sw1 ke Hi. Apa maksud dari langkah ini.
5. Atur saklar Sw2 Ingat IC 74164 adalah IC yang ditrigger oleh tebing positip.
Jelaskan apa yang terjadi pada rangkaian ini.
6. Hubungkan logoc clip ke IC 74164.
7. Atur saklar data SW1 ke Lo yang berarti …………………..
8. Atur saklar data Sw2 sebanyak 7X. Amati bit ketika bergerak melalui Register.
9. Buatlah kesimpulan apa yang terjadi untuk langkah 6 s/d 8.
D. Register Geser Universal.
Catatan :
Transformasi data aini sering digunakan dalam computer dan alat Bantu computer (Peripheral), Transfer data
antara suatu Komputer dengan peripheral sering dalam bentuk formal seri dan manipulasi data dalam
Komputer biasanya dalam format parallel.
PERTANYAAN :
1. Apa yang dimaksud dengan timing slot generator ?
2. Apakah perbedaan yang terdapat antara serial in parallel out register dengan parallel in serial out
reghister. Jelaskan ?
3. Dapatkah IC 74164 (8 bit Register) digunakan untuk sebagai converter parallel ke seri ?
PERCOBAAN 12
PENCACAH ASINKRON (ASYNCHRONOUS COUNTER)
TUJUAN :
1. Dapat menganalisa cara kerja pencacah naik asinkron.
2. Dapat menganalisa cara kerja pencacah turun asinkron.
3. Dapat membandingkan sifat masing-masing Pencacah asinkron.
PENDAHULUAN :
Suatu Pencacah Asinkron (Ripple) merupakan serangkaian flip-flop yang dihubungkan secara seri
dengan cara output flip-flop yang pertama menjadi input FF yang berikutnya.
Pulsa dari clock menjadi input untuk FF yang pertama dan akan menyebabkan perubahan pada
kondisi output untuk saat yang dikehendaki (correct edge). Kemudian output FF ini akan men-tigger input
clock dari FF yang berikutnya juga pada saat yang dikehendaki.
Dengan cara inni pulsa akan berdenyut (ripple) dari suatu FF ke FF yang lain sampai ke yang terakhir
dari rangkaian seri tersebut.
Ingatlah bahwa pada output suatu FF akan membagi dengan factor 2, maka ripple counter dapat
menghitung dari angka 0 sampai 2n-1 (n – jumlah FF yang dihubungkan seri).
Modula suatu Counter adalah jumlah perubahan kondisi yang mungkin dapat terjadi.
Modulo Counter dikontrol oleh suatu rangkaian umpan balik (feedback) yang menentukan batas dari
jumlah perubahan (kondisi) yang trerjadi.
S.M.K. NEGERI I KATAPANG KAB. BANDUNG 36
JOB-SHEET PKDLE (DIGITAL)
Dalam percobaan ini akan dianalisa dasar dari Ripple Counter dan definisi dari Modulo.
PERALATAN :
- Pesawat latih Rangkaian Terintegrasi.
- 1 buah IC 7404
- 2 buah IC 7476
- 3 buah 7400
- Numeric Display.
LANGKAH KERJA :
A. Pencacah Naik Asinkron.
1. Pasang dua buah IC 7476 dan 1 buah 7404 serta hubungkan seperti gambar berikut ini :
SW1(Hi) L1 L2 L3 L4
4 15 9 11 4 15 9 11
J Q J Q J Q J Q
SW2 1
C LK 7476 6
C LK 7476 1
C LK 7476 6
C LK 7476
16 12 16 12
C L
C L
C L
C L
K K K K
3
8
SW3
1 7404 2
Hi
4 15 9 11 4 15 9 11
J Q J Q J Q J Q
1
C LK 7476 6
C LK 7476 1
C LK 7476 6
C LK 7476
SW1 16 14 12 10 16 14 12 10
C L
C L
C L
C L
K Q K Q K Q K Q
L1 L2 L3 L4
8
1 7404 2
SW2
2. Aturlah saklar data SW1 ke Hi dan SW2 ke Lo – Hi. Amati dan catat apa yang terjadi pada
rangkaian.
3. Atur saklar data SW1 ke Catat setiap transisi yang terjadi yang ditunjkkan oleh Li sampai
L4. Konversikan ke bilangan decimal.
Tabel Pencacah Sinkron dengan Ripale Carry Output
Input Output
Banyaknya Clock 8 = L4 4 = L3 2 = L2 1 = L1 Ekivalen Desimal
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
4. Bandingkan tabel kedua ripple counter tersebut, dan untuk setiap berapa kali sequence akan
berulang ?
C. Decade Ripple Counter.
1. Pasanglah sebuah IC 7400 dan Numeric display serta hubungkan dengan J – K FF seperti
gambar di bawah ini :
C L
C L
C L
K K K K
SW1
2
3 7400 1
B INPUT
C INPUT
D INPUT
2. Atur saklar data SW1 ke Lo – Hi. Amati dan catat apa yang terjadi.
3. Atur saklar data SW2 seperti yang terdapat pada tabel Decade Counter dan catat
penunjukkan output dari Numeric Display serta dari L1 sampai L4.
4. Dari tabel tersebut buatlah kesimpulan.
PERTANYAAN :
1. Apakah keuntungan/ kebaikan utama dari pencacah asinkron ?
2. Sebutkan factor yang membatasi kemampuan frekuensi maksimum sebuah pencacah asinkron.
3. Apakah yang menentukan modulo suatu Counter ?
Tabel Decode Counter.
Input Output
Banyaknya Clock 8 = L4 4 = L3 2 = L2 1 = L1 Ekivalen Desimal
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
PERCOBAAN 13
PENCACAH SINKRON (SYNCHRONOUS COUNTER)
TUJUAN :
1. Agar dapat menjelaskan cara kerja pencacah sinkron.
2. Agar dapat menjelaskan cara kerja pencacah sinkron untuk kerja naik (Up Copunter).
3. Agar dapat menjelaskan cara kerja pencacah sinkron untuk kerja turun (Down Counter).
4. Agar dapat membuktikan operasi dari pencacah sinkron.
PENDAHULUAN :
Cara menampilkan dari pencacah sinkron ini, tidaklah jauh beda dengan pencacah asinkron yang
terdahulu. Perbedaaan yang nyata dengan pencacah asinkron adalah dalam pemberian input clock kepada
setiap FF nya. Pada pencacah sinkron ini input clock dari setiap FF dihubungkan menjadi satu saluran, oleh
sebab itu masing-masing FF akan secara serempak beroperasi setiap mendapatkan satu pulsa Clock. Lain
halnya dengan pencacah asinkron (Riple Counter) dimana satu sama lain mempunyai salling ketergantungan
yaitu setiap input clock dari FF tingkat berikutnya dikemudikan oleh output dari FF tingkat berikutnya.
Dikemudikan oleh output FF sebelumnya. Dengan demikian pada pencacah asinkron inni akan terjadi suatu
propagasi waktu untuk setiap bitnya. Lain halnya dengan pencacah sinkron karena seriap FF dikemudikan
hanya oleh satu saluran maka tidak akan terjadi propagasi waktu yang besar antara satu bit dengan bit
berikutnya.
Pada percobaan berikut akan dilakukan pula tentang kerja pencacah sinkron untuk naik (UP) maupun
untuk turun (DOWN).
ALAT/ BAHAN :
1. 2 buah IC 7476
2. 1 buah IC 7410
3. 1 buah IC 7404
4. Pesawat latih rangkaian terintegrasi.
LANGKAH KERJA :
A. PENCACAH SINKRON NAIK :
1. Hubungkan rangkaian seperti yang ditunjukkan pada gambar berikut inni :
3
4 6
5
1 7410
2 12
13
3
1
7410 7404
L4
7404
4
2
2
7
4 15 9 11 4 15 9 11
J Q J Q J Q J Q
PR
PR
PR
PR
1 6 1 6
C LK C LK C LK C LK
16 14 12 10 16 14 12 10
C L
C L
C L
C L
K Q K Q K Q K Q
7476 7476 7476 7476
3
8
6
7404
RESET
CLOCK
5
SW1
SW2
2. Atur SW1 pada kedudukan tinggi. Amati dan catat keadaan dari L1 s/d L4 (Langkah ini adalah untuk
mereset dari pencacah).
3. Atur SW2 ke kedudukan tinggi. Amati dan catat keadaan dari lampu L1 s/d L4.
4. Atur Sw2 ke rendah lalu ke tinggi. Amati dan catat penunjukkan lampu ke dalam tabel 1.
5. Ulangi langkah 4 untuk beberapa kali dan catat penunjukkan lampu (ke dalam tabel ).
Input Output Desimal
No. Clock L1 = 20 L2 = 21 L3 = 22 L4 = 23
0
1
2
3
4
5
6
7
8
9
10
6. Dengan menganalisa dari langkah no. 4 pada saat manakah clock bekerja ?
B. PENCACAH SINKRON TURUN :
1. Hubungkan rangkaian seperti pada gambar berikut ini :
1 7410
2 12
13
3
1
7410 7404
7404 L4
HIGH L1 L2 L3
7
2
9 11
2
2
J Q
PR
4 15 9 11 4 15
J Q J Q J Q
PR
PR
PR
6
1 6 1 C LK
C LK C LK C LK 12 10
C L
16 14 12 10 16 14 K Q
C L
K Q K Q K Q
C L
C L
7476
8
7476 7476 7476
3
3
6
7404
RESET
CLOCK
5
SW2
SW1
2. Ulangi langkah 2 s/d 5 seperti di atas dan catat hasil pengamatan pada tabel berikut ini.
Input Output Desimal
No. Clock L1 = 20 L2 = 21 L3 = 22 L4 = 23
0
1
2
3
4
5
6
7
8
9
10
3. Buatlah kesimpulan yang anda dapatkan dari percobaan yang telah dilakukan.
PERTANYAAN :
1. Dengan kata-kata sendiri berikan penjelasan tentang kerja pencacah sinkron untuk kerja naik dan
turun ?
2. Berikan penjelasan tentang perbedaasn antara kerja pencacah sinkron dengan pencacah asinkron ?
3. Tuliskan beberapa keuntungan dari pencacah sinkron dibandingkan dengan pencacah asinkrin ?
PERCOBAAN 14
PENERAPAN DIGITAL COUNTER
TUJUAN :
S.M.K. NEGERI I KATAPANG KAB. BANDUNG 42
JOB-SHEET PKDLE (DIGITAL)
Dapat menggunakan rangkaian Frequency Counter.
PENDAHULUAN :
Kerja dari suatu penghitung digital (digital electronic frequency) akan dapat dimengerti bila
mengetahui bagaimana counter bekerja untuk suatu pengukuran.
f = n/t
f = Frekuensi rata-rata dari sinyal
n = jumlah periode (cycle) dari sinyal yangh terjadi
t = waktu (time periode)
Rangkaian dasar pengukuran f sebagai berikut :
INPUT
SIGNAL MAIN GATE DECADE COUNTER (n)
PERALATAN :
1. Pesawat latih rangkaian terintegrasi.
2. 1 buah IC 7492 (Devide by 12 Counter)
3. 1 buah IC 7408 (Quad – 2 input AND logic probe).
4. 7490, 7493, 7476, 7404, Numeric display.
LANGKAH KERJA
A. PRESCALING :
1. Pasang IC 7492 dan hubungkan seperti gambar berikut :
SW1 14 12
1 A Q A 11
B Q B 9
Q C 8 L1
6 Q D
SW2 7 R 0 (1 )
R 0 (2 )
7492
16
17
18
19
20
21
22
23
24
25
26
4. Buatlah kesimpulan dari hasil pengamatan.
Catat : Suatu Counter dapat digunakan sebaga28i pembagi (divider) jika hanya terdapat 1 bit sebagai
output.29
Pada rangkaian frequency counter membagi input sebelum rangkaian bekerja sebagai penghitung disebut
PRESCALING.
B. MAIN GATE.
1. Pasang IC 7408 dan hubungkan dengan rangkaian Prescaling seperti gambar berikut ini :
PRESCALER MAIN GATE
100 KHz 14 12
1 A Q A 11
B Q B 9 7408
Q C 8 1
6 Q D INPUT (t) 3
COM 7 R 0 (1 ) 2 OUTPUT (n)
R 0 (2 )
7492
L1
SW1
UNIT DISPLAY INPUT A UNIT DISPLAY INPUT A UNIT DISPLAY INPUT A UNIT DISPLAY INPUT A
UNIT DISPLAY INPUT B UNIT DISPLAY INPUT B UNIT DISPLAY INPUT B UNIT DISPLAY INPUT B
UNIT DISPLAY INPUT C UNIT DISPLAY INPUT C UNIT DISPLAY INPUT C UNIT DISPLAY INPUT C
UNIT DISPLAY INPUT D UNIT DISPLAY INPUT D UNIT DISPLAY INPUT D UNIT DISPLAY INPUT D
12
11
12
11
12
11
12
11
7490 7490 7490 7490
9
8
9
8
9
8
9
8
A
B
A
B
A
B
A
B
C
D
C
D
C
D
C
D
Q
Q
Q
Q
Q
Q
Q
Q
Q
Q
Q
Q
Q
Q
Q
Q
)
)
)
)
)
)
)
)
)
)
)
)
)
)
)
)
(1
(2
(1
(2
(1
(2
(1
(2
(1
(2
(1
(2
(1
(2
(1
(2
0
0
9
9
0
0
9
9
0
0
9
9
0
0
9
9
R
R
R
R
R
R
R
R
R
R
R
R
R
R
R
R
A
B
A
B
A
B
A
B
1
2
3
6
7
2
3
6
7
2
3
6
7
2
3
6
7
14
14
14
14
COM COM COM COM
SW2
D. TIME BASE
Bekerjanya Main Gate untuk suatu periode waktu (t) akan mengontrol Display untuk menghitung
banyaknya sinyal (n). Ketepatan waktu ditentukan oleh suatu efek pada pengukuran frekuensi input yang
tepat.
1. Tambahkan IC 7476 pada rangkaian dan hubungkan seperti gambar berikut :
UNIT TEN 100 1 K
MAIN GATE DISPLAY DISPLAY DISPLAY DISPLAY
7408
CLEAR
TIME BASE (t)
2
4 15
J Q
PR
1 SW2
1 hZ C LK
16 14
C L
K Q
7476
3
TIME BASE
L1
D. RESET
Untuk memperagakan perhitungan setiap saat Main Gate bekerja maka semua Counter harus di Reset.
7408
L1
RESET
2
4 15 1 2 RESET 1
J Q
PR
3
1 2
C LK
7404
16 14 7408
C L
K Q
TIME BASE 7476
3
1 hZ
E. COUNT HOLD.
Rangkaian Count Hold siap berfungsi untuk menghentikan dan mempertahankan display saat
dikehendaki.
1. Hubungkan rangkaian sebagai berikut :
DISPLAY ENABLE
7408
L1
7408 RESET
2
4 15 3 4 4 COM
J Q
PR
6 + 5 V
1 5 INPUT A DISPLAY
C LK
7404 ENABLE
16 14 RESET NUMERIC
C L
K Q
DISPLAY
7476
3
1 hZ
TIME BASE
INPUT A COM
INPUT C INPUT D
7
9 11 COUNT HOLD
J Q
PR
6
C LK
12 10
C L
COUNT HOLD 10
SW1 2 1 8 13
9 11
12 6 5
7404 7408 7404
7408
Catatat : Pada percobaan ini jika Display siap berfungsi (Enable atau Latch) maka digunakan Numeric
Display dan rangkaian sebagai berikut :
F G B
E D C
g f e d c b a LATCH
COM
Vcc
INPUT A
13
14
15
10
11
12
9
NUMERIC
B
A
F
G
D
C
7447 DISPLAY
Vcc
16 GND 8
B I/R B O
R BI
LT
8
4
2
1
3
5
4
6
2
1
7
INPUT B
7475 INPUT C
16
10
15
INPUT D
9
1
DECIMAL
4
3
2
Q
Q
Q
Q
Vcc GND
5 12
C 34
C 12
D 1
D 4
D 3
D 2
4
13
D C B A
DEC
1 HZ TIME
BASE INPUT
MAIN GATE MAIN GATE
OPEN CLOSE
MAIN GATE
T B INPUT
RESET
RESET AND
ENABLE
2. Atur saklar SW1 = Low. Amati dan catat waktu display dan waktu reset.
3. Atur saklar data SW1 = Hi.
4. Amati waktu conter untuk menghitung 1 sequence lengkap.
5. Lengkapi rangkaian dengan sebuah IC 7493.
14
A Q A
12 14
A Q A
12 MAIN GATE
1 9 1 9
B Q B 8 B Q B 8 1
Q C Q C
100 kHz Q D
11
Q D
11 3
2 2 2
3 R 0 (1 ) 3 R 0 (1 )
R 0 (2 ) R 0 (2 )
7408
7493 7493
COM COM
PERTANYAAN :
1. Apakah ada perbedaan antara hasil perhitungan frekuensi dengan hasil pengamatan ?
2. Mengapa ?
3. Bila input time base (t) adalah 1 k Hz, hitunglah output yang diperagakan.
4. Dirangkaian manakah terjadi sumber kesalahan frekuensi yang utama dalam sustu Counter.
PERCOBAAN 15
DEKODER DAN ENKODER
TUJUAN :
1. Dapat menjelaskan konsep Dekoder.
2. Dapat menjelaskan konsep Enkoder.
3. Menjelaskan kegunaan Dekoder dan Enkpder.
4. Menganalisa kondisi logic Input dan Output.
PENDAHULUAN :
Sebuah decoder adalah suatu rangkaian yang mendeteksi adanya input yang unik ? kondisinya dan
menghasilkan output yang unik ? untuk kondisi itu. Sebagai contoh adalah decoder BCD to Desimal yang
mana masing-masing kedudukan dari keempat input dideteksi dan outputnya menghasilkan logic tinggi (1)
pada salah satu dari sepuluh jalur yang sesuai dengan kondisi input.
Sebuah Enkoder melakukan fungsi berlawanan dengan decoder. Enkoder ini menerima sebuah atau
lebih sinyal dalam bentuk yang belum dikodekan dan menghasilkan suatu kode yang dapat diproses oleh
rangkaian logic lainnya.
PERALATAN :
1. 1 buah IC 7402
2. 1 buah IC 7404
3. 1 buah IC 7408
4. 1 buah IC 7410
5. 1 buah IC 7432
6. 1 buah IC 7442
7. Pesawat latih Digital.
8. Kawat penghubung.
LANGKAH KERJA :
1. Pasanglah IC 7404 dan sebuah IC 7408 pada papan percobaan.
2. Rangkaialah sirkit percobaan seperti dibawah ini :
1 0
3 L1
2
7408
B
SW2 1 2 4 1
6 L2
5
7404
7408
A
SW1 3 4 9 2
8 L3
10
7404
7408
12 3
11 L4
13
7408
3. Aturlah saklar seperti yang tertera pada tabel output dari decoder 2 : 4 (Two to Four Line).
Tabel Kebenaran 2 : 4
Input Output
B A = SW1 L1 = 0 L2 = 1 L3 = 2 L4 = 3
0 0
0 1
1 0
1 1
4. amati suatu kedudukan output tunggal apakah ditentukan oleh kedudukan rendah atau tinggi.
5. Tuliskan kesimpulan dari hasil pengamatan praktek yang kalian lakukan.
Enkoder 4 : 2
1. Pasanglah sebuah IC 7432 pada papan percobaan.
2. Rangkaiakan sirkitnya seperti dibawah ini.
0 Tidak disambungkan
SW3
1
SW4 1 A
3 L1
2
7432
2
SW5 4 B
3 6 L2
SW6 5
7432
3. Aturlah saklar data seperti yang ditunjukkan pada tabel kebenaran. Catatlah penunjukkan L1
dan L2.
Tabel Kebenaran Enkoder 4 Jalur
Input Output
SW6 = 3 SW5 = 2 SW4 = 1 SW3 = 0 B = L2 A = L1
0 0 0 1
0 0 1 0
0 1 0 0
1 0 0 0
KESIMPULAN :
Sebuah input tunggal dikodekan pada dua jalur. Dalam praktek sebuah Enkoder menerima data
tunggal (misalnya dari saklar instrument) kemudian mengkodekan input ini, untuk dipergunakan oleh sirkit
lainnya.
PERTANYAAN :
1. Untuk memperagakan memerlukan bagian-bagian sirkit sebagai berikut :
a. BCD Desimal, Enkoder.
b. BCD Desimal, Dekoder.
c. Desimal BCD Enkoder.
d. Desimal BCD Dekoder.
2. Seandainya output biner 4 bit disambungkan ke input-input sebuah peraga angka maka peraga angka
itu akan :
a. Tak betul kerjanya.
b. Membaca semua kedudukan input biner.
c. Membaca semua kedudukan RRRR ke TRRI (R = Rendah, T = Tinggi) dari input biner
dengan biner.
d. Membutuhkan suatu converter kode BCD ke Biner.
3. Dekoder decimal ke BCD 7442 menghasilkan output …….. untuk masing-masing kedudukan input
yang di deteksi.
a. Tinggi b. Rendah.
4. Sebuah converter kode mengenablekan satu output untuk setuiap kedudukan tunggal yang dideteksi.
a. Benar b. Salah.
5. Mengapa tidak ada output pada kondisi input 1010 sampai 1111 pada rangkaian Dekoder ?