LAPORAN PRAKTIKUM FISIKA ELEKTRONIKA II

PERCOBAAN E2-4

RANGKAIAN LATCH DAN FLIP-FLOP

Hari : Rabu Tanggal : 1 Maret 2023 Jam : 9-10

Oleh :
Cindy Regita Audini (082111333062)

Anggota Kelompok Kelas B1 :

Miftachul Fitria (082111333023)

Dosen Pembimbing :
Franky Chandra Satria Arisgraha, S.T., M.T.

LABORATORIUM ELEKTRONIKA

FAKULTAS SAINS DAN TEKNOLOGI

UNIVERSITAS AIRLANGGA

2022
A. TUJUAN
1. Mempelajari cara kerja rangkaian latch D latch dan flip-flop
2. Mempelajari timing diagram JK flip flop

B. LANDASAN TEORI
Rangkaian latch dibangun dari komponen gerbang logika dasar yaitu NAND.
Rangkaian latch disusun menggunakan rangkaian logika kombinasi dari beberapa NAND
GATE. Rangkaian latch merupakan rangkaian dasar penyusun rangkaian memori yang
nantinya dinamakan RAM (random access memory). Rangkaian latch juga merupakan
rangkaian dasar penyusun rangkaian flip-flop yang nantinya akan pemmemtuk rangkaian
counter atau timer.
Latch merupakan komponen dasar rangkaian pengingat(memori) yang dapat
menyimpan data selama arus listrik masih ada. Data yang diingat dapat diganti sesuai
dengan keperluan pemakai, artinya data dapat diisikan ke komponen memori (write),
disamping itu data juga dapat hanya dibaca saja(read).
Latch juga merupakan komponen dasar rangkaian sekuensial yang bekerja
berdasarkan urutan waktu. Beberapa latch dapat menyusun rangkaian flip-flop, dan
beberapa flip-flop dapat dirangkai menjadi suatu rangkaian counter atau timer. Salah satu
bentuk aplikasi counter adalah jam digital.

LATCH
Tabel 4.1 Tabel Kebenaran Latch

Gambar 4.1 . Skema rangkaian Latch dari gerbang NAND

Keadaan A=0 dan B=0 adalah keadaan terlarang, dan keadaan A=1 dan B=1 dinamalan
keadaan terkunci dimana data keluaran sebelumnya akan dipertahankan tetap isinya

DLATCH

Gambar 4.2 . Skema rangkaian DLatch dari gerbang logika dasar

Tabel 4.2 Tabel Kebenaran Dlatch

Keadaan input G=1 dinamakan keadaan mengisi data, dimana data D akan masuk ke
keluaran Q. Keadaan Input G=0 dinamakan keadaan mengingat atau mengunci data, dimana
data D tidak akan masuk ke keluaran Q, dan data keluaran sebelumnya akan dipertahankan
tetap isinya.
Input D dinamakan Data, dan input G dinamakan Gate. Data masuk melalui input D
dan dikontrol oleh gate, apakah data masuk(G=1) atau data memori (G=0).

Gambar 4.3 . Skema rangkaian JK FlipFlop dari gerbang logika dasar

Diagram waktu(timing diagram) rangkaian JK flip-flop adalah :

Gambar 4.4 . Timing diagram JK FlipFlop dari gerbang logika dasar

Pada flip-flop diatas, jika J=K=1 maka flip-flop dinamakan dalam keadaan toggle,
dimana keluaran Q akan berubah kedaan logikanya yaitu dari keadaan low ke hig atau dari
low ke high, jika ada perubahan CLK dari low ke high, dalam hal ini flip-flop termasuk jenis
trigger positip. Keluaran Q akan tetap jika ada perubahan CLK dari high ke low, dinamakan
keadaan latch. Rangkaian flip-flopseperti ini dinamakan J-K flip-flop trigger positip. Pada
umumnya flip-flop dilengkapi input ̅̅̅̅ 𝑃𝑟 Jika keadaan ̅̅̅̅
𝐶𝑙𝑟 dan ̅̅̅ 𝐶𝑙𝑟 =1 dan ̅̅̅
𝑃𝑟 =0 maka akan
̅̅̅̅ =0
memberikan keluaran Q=1 dan keadaan ini dinamakan Preset. Dan jika Jika keadaan 𝐶𝑙𝑟
dan ̅̅̅̅
𝑃𝑟 =1 maka akan memberikan keluaran Q = 0 dan keadaan ini dinamakan reset. Adalagi
J-K flip-flop yang dilengkapi dengan input ̅̅̅̅ ̅̅̅ . Jika keadaan ̅̅̅̅
𝐶𝑙𝑟 dan 𝑃𝑟 ̅̅̅ =1
𝐶𝑙𝑟 = 0 dan 𝑃𝑟
maka akan memberikan keluaran Q=0 dan keadaan ini dinamakan clear. Dan Jika keadaan
̅̅̅̅
𝐶𝑙𝑟 = 1 dan ̅̅̅
𝑃𝑟 = 0 maka akan memberikan keluaran Q = 1 dan keadaan ini dinamakan
̅̅̅̅ aktif low dan Clk aktif high.
preset. 𝐶𝑙𝑟

C. ALAT DAN BAHAN

1. IC 74279
2. IC 7473
3. IC 7474
4. IC 7475
5. Digital Trainer
6. Kabel jumper
7. Sinyal generator
8. Osiloskop
D. PROSEDUR PERCOBAAN
1. Perhatikan secara teliti data sheet untuk semua IC yang digunakan!

2. Pasang IC 74279 pada digital trainer, berikan power supply, yaitu Gnd pada Pin
Gnd, dan 5 volt pada pin Vcc.

3. Pilih salah satu latch saja, gunakan jumper untuk menghubungkan pin input
dengan saklar input, dan pin output dengan buffer output!

4. Berikan masukan dengan logika 1(high) dan atau logika 0 (low) pada input, dan
amati logika pada output. Catat apa yang anda amati!

5. Buat tabel kebenaran dari hasil pengamatan anda!

6. Pasang IC 7475 pada digital trainer, berikan power supply, yaitu Gnd pada Pin
Gnd, dan 5 volt pada pin Vcc!

7. Pilih salah satu D-latch saja, berikan masukan pada D berupa pulsa persegi
dengan frekuensi 1 kHz. Dan amati keluaran Q menggunakan osiloskop. Berikan
masukan dengan logika 1(high) pada G, amati apa yang terjadi pada keluaran di
osiloskop. Berikan masukan dengan logika 0(low) pada G, amati apa yang terjadi
pada keluaran di osiloskop. Gambar hubungan antara masukan D dan keluaran Q
untuk G = 1, dan G = 0!

8. Pasang IC 7473 pada digital trainer, berikan power supply, yaitu Gnd pada Pin
Gnd, dan 5 volt pada pin Vcc!

9. Pilih salah satu flip-flop saja, berikan masukan 1 (high) pada J, K, ̅̅ dan ̅. Berikan
input pada Clk berupa pulsa persegi dengan frekuensi 1 Khz (boleh nilai nya yang
lain) dan amati keluaran Q menggunakan osiloskop, amati apa yang terjadi pada
keluaran ̅ menggunakan osiloskop, amati apa yang terjadi pada keluaran
diosiloskop. Berikan masukan dengan kombinasi logika 0 (low) atau 1(high) pada
J, K, CLR, dan PR, amati apa yang terjadi pada keluaran di osiloskop. Gambar
hubungan antara masukan Clk, J, K, ̅,̅ ̅̅ dan keluaran Q. Buatlah diagram waktu
(timing diagram) untuk semua kombinasi masukan J,K, CLR, dan PR !

10. Ulangi langkah 9 untuk IC 7474!

E. ANALISIS DATA
1. Catat data hasil percobaan yang telah anda lakukan !
a. Latch
 Menggunakan IC 7400
 Gambar Rangkaian

13
11

12

2 3

 Tabel Kebenaran
Input Output
Keterangan
A B Q 𝑄̅
0 0 1 1 Benar
0 1 1 0 Benar
1 0 0 1 Benar
1 1 0 1 Benar

 Hasil Percobaan
1. A = 0 dan B = 0, Maka Q = 1 dan 𝑄̅ = 1
2. A = 0 dan B = 1, Maka Q = 1 dan 𝑄̅ = 0

3. A = 1 dan B = 0, Maka Q = 0 dan 𝑄̅ = 1

4. A = 1 dan B = 1, Maka Q = 0 dan 𝑄̅ = 1

b. Dlatch
 Menggunakan IC 7400 dan IC 7404
 Gambar rangkaian

 Tabel kebenaran
Input Output
Keterangan
D G Q 𝑄̅
0 1 0 1 Benar
1 1 1 0 Benar
0 0 1 0 Benar
0 1 0 1 Benar
1 0 0 1 Benar
1 1 1 0 Benar
0 0 1 0 Benar
0 1 0 1 Benar

 Hasil Percobaan
1) A = 0 dan B = 1, Maka Q = 0 dan Q ̅ = 1
2) A = 1 dan B = 1, Maka Q = 1 dan 𝑄̅ = 0

3) A = 0 dan B = 0, Maka Q = 1 dan 𝑄̅ = 0

4) A = 0 dan B = 1, Maka Q = 0 dan 𝑄̅ = 1

5) A = 1 dan B = 0, Maka Q = 0 dan 𝑄̅ = 1

6) A = 1 dan B = 1, Maka Q = 1 dan 𝑄̅ = 0

7) A = 0 dan B = 0, Maka Q = 1 dan 𝑄̅ = 0

 8) A = 0 dan B = 1, Maka Q = 0 dan 𝑄̅ = 1

2. Gambarkan skema timing diagram IC 7473 dan IC 7474!

F. PEMBAHASAN
Pada Praktikum kali ini yaitu tentang rangkaian latch dan flip flop dengan kode
praktikum E2-4. Tujuan dari praktikum ini Mempelajari cara kerja rangkaian latch D latch
dan flip-flop. Pada praktikum ini menggunakan beberapa alat dan bahan sebagai berikut IC
74279, IC 7473, IC 7474, IC 7475, Digital Trainer, Kabel jumper, Sinyal generator dan
Osiloskop.

Pada praktikum kali ini dilakukan praktikum dengan menggunakan beberapa gerbang
yang dijumper sesuai bentuk rangkaian. Pada rangkaian latch menggunakan 2 gerbang
NAND (IC 7400) dan rangkaian dlatch menggunkan 4 gerbang NAND ( IC 7400) dan 1
gerbang NOT (IC 7404)

Saat melakukan praktikum ini dilakukan sesuai prosedur percobaan dapat dijelaskan
beberapa kendala yang dialami saat melakukan praktikum yaitu Lamput output yang tidak
sesuai dengan tabel kebenaran, hal ini dapat dijelaskan bahwa dalam pemindahan masukan
harus sesuai urutan sehingga hasil lampu yang dihasilkan juga sesuai dengan keluaran, dan
juga kemungkinan terjadi kesalahan saat melakukan pemasangan IC dan kabel penghubung
atau alat yang digunakan tidak berfungsi dengan baik seperti IC sudah dalam keaadan tidak
baik atau rusak.

G. KESIMPULAN
 Dari praktikum ini dapat disimpulkan bahwa penggabungan menggunakan jumper
yang berbeda menghasilkan hasil rangkaian dengan output dan nama yang berbeda
 Dari 2 rangakaian yang dihasilakan dari beberapa gerbang logika sebagai berikut
a) Latch menggunakan IC 7400 (NAND) dengan hasil keluaran output yang
sesuai dengan tabel kebeneran
b) Dlatch menggunakan IC 7400 (NAND) dan IC 7404 (NOT
 Dalam praktikum ini juga dapat dijelaskan bahwa rangkaian latch dan Dlatch
memiliki hasil keluaran sesuai dengan gerbang logika dalam landasan teori.
 DAFTAR PUSTAKA

Al-Fizia, Ridwan. 2014. Laporan Praktikum Eldas Gerbang Logika And,Or,dan Not.
https://ridwanalfizia.wordpress.com/2014/12/20/laporan-praktikum-eldas-gerbang-
logika-and-or-dan-not/(Diakses tanggal 22 Maret 2017 20.09 WIB)Anonim.2015.

Pengertian Gerbang Logika Dasar dan Jenis-jenisnya.

http://teknikelektronika.com/pengertian-gerbang-logika-dasar-simbol/
diakses pada 22 Maret 2017 pukul 19.40 WIB.Arimurti, Yesiana.2017.

Dr. Imam Sapuan, S.Si., M.Si. Petunjuk Praktikum Elktronika Dasar 2. Surabaya:
Universitas Airlangga.