RANGKAIAN SEKUENSIAL

DAN
RANGKAIAN KOMBINASIONAL

By Kel TIMELINE :
MARCHILOY A VAN HARLING (1134010180)
EDITH BERTHA E A M (1134010132)
NUZUL FARIDA ARINI (1134010130)
LAILATUS SHOLICHAH (1134010119)
Implementasi Rangkaian Sekuensial
 Rangkaian sekuensial adalah suatu rangkaian yang outputnya
tidak hanya tergantung pada kombinasi inputnya tetapi juga
tergantung pada output sebelumnya.
 Mengandung logika kombinasional dan elemen memory yang
terbentuk melalui “feedback loops”.
 Bentuk dasar rangkaian sekuensial adalah rangkaian dasar
flip-flop
yang dirangkai dari dua buah gerbang NAND atau NOR.
 Flip-flop adalah suatu rangkaian yang dapat menyimpan state
biner (suatu tegangan rendah(0) atau tinggi(1).
 Berdasarkan cara penyimpanannya flip-flop dapat
digolongkan atas :
 RS Flip-flop
 JK Flip-flop
 D Flip-flop
 T Flip-flop
 RS Flip-flop
 RS Flip-Flop yaitu rangkaian Flip-Flop yang mempunyai 2
jalan keluar Q dan Q (atasnya digaris). Simbol-simbol yang
ada pada jalan keluar selalu berlawanan satu dengan yang
lain.
 RS-FF adalah flip-flop dasar yang memiliki dua masukan
yaitu R (Reset) dan S (Set). Bila S diberi logika 1 dan R
diberi logika 0, maka output Q akan berada pada logika 0
dan Q not pada logika 1. Bila R diberi logika 1 dan S diberi
logika 0 maka keadaan output akan berubah menjadi Q
berada pada logika 1 dan Q not pada logika 0.
 Sifat paling penting dari Flip-Flop adalah bahwa sistem ini dapat
menempati salah satu dari dua keadaan stabil yaitu stabil I diperoleh
saat Q =1 dan Q not = 0, stabil ke II diperoleh saat Q=0 dan Q not =
1 yang diperlihatkan pada gambar berikut:
 JK Flip-flop
 JK flip-flop sering disebut dengan JK FF induk hamba atau
Master Slave JK FF karena terdiri dari dua buah flip-flop,
yaitu Master FF dan Slave FF.
 Master Slave JK-FF ini memiliki 3 buah terminal input yaitu
J, K dan Clock. Sedangkan IC yang dipakai untuk menyusun
JK FF adalah tipe 7473 yang mempunyai 2 buah JK flip-flop
dimana layoutnya dapat dilihat pada Vodemaccum IC (Data
bookc IC).
Lanjutan
 Kelebihan JK FF terhadap FF sebelumnya yaitu JK FF tidak
mempunyai kondisi terlarang artinya berapapun input yang
diberikan asal ada clock maka akan terjadi perubahan pada
output.
Tabel Kebenaran
J K Qn+1 Keterangan
0 0 Qn Mengingatan

0 1 0 Reset
1 0 1 Set
1 1 Qn (strep) Togle
 D Flip-flop
D flip-flop adalah RS flip-flop yang ditambah
dengan suatu inventer pada reset inputnya.
 Sifat dari D flip-flop adalah bila input D (Data)
dan pulsa clock berlogik 1, maka output Q akan
berlogik 1 dan bilamana input D berlogika 0, maka
D flip-flop akan berada pada keadaan reset atau
output Q berlogik 0.
Lanjutan
Tabel Kebenaran
D Qn+1

0 0
1 1
 T Flip-flop
 Rangkaian T flip-flop atau Togle flip-flop dapat
dibentuk dari modifikasi clocked RSFF, DFF
maupun JKFF.
 TFF mempunyai sebuah terminal input T dan dua
buah terminal output Q dan Qnot. TFF banyak
digunakan pada rangkaian Counter, frekuensi
deviden dan sebagainya.
Lanjutan
Tabel Kebenaran:
T Q
0 0
1 0
0 1
1 1
0 0
1 0
0 1
1 1
Contoh Penerapan Rangkaian
Sekuensional
 mengenai elevator yang beroperasi secara
otomatis.
 Seseorang memanggil sangkar elevator ke
lantainya dengan menekan tombol
pemanggil(naik/turun)
 Sangkar yang terdekat dengan lantai pemanggil
akan bergerak dengan arah (naik/turun) meuju ke
pemanggil
 Pintu elevator secara otomatis terbuka setelah
elevator berhenti
Lanjutan
 Orang tersebut menaiki elevator dan menekan tombol
nomor lantai yang dituju(tombol tujuan)
 Pintu ditutup dan sangkar naik/turun ke lantai yang
dituju, dan akan berhenti pada lantai berikutnya jika
ada panggilan
 Control kecepatan sangkar, untuk:.
 memberikan percepatan yang sesuai hingga diperoleh
kecepatan yang konstan
 menjaga kecepatan konstan
Lanjutan
 memberikan perlambatan yang sesuai untuk
berhenti pada lantai yang diinginkan dengan
mulus
 Sangkar berhenti secara berurutan pada lantai
yang diinginkan penumpang di dalam sangkar
 Pintu akan terbuka lama, jika penumpang
habis, kemudian menutup dan tetap di situ
sampai ada panggilan berikut
MODEL RANGKAIAN KOMBINASIONAL

I1 F1 t1
Rangkaian t1
I2 Logika F2 t2
Kombinasional t2
(Komponen
In Fn t n
tak ada Delay) t n

Dengan :
F1 = F1 (I1, I2,…In ; t1 = F1 setelah t1
F2 = F2 (I1, I2,…In ; t2 = F2 setelah t2
-----------------------------------------

Fn = Fn (I1, I2,…In ; tn = Fn setelah tn

Lanjutan

F ( kapital ) = Sinyal steady state dengan

asumsi tidak ada delay.

t ( kecil ) = Sifat dinamis dari sinyal

yang dapat berubah
selama interval waktu
t.
DECODER
Decoder adalah rangkaian kombinasi yang akan
memilih salah satu keluaran sesuai dengan
konfigurasi input. Decoder memiliki n input
dan 2n output.
Blok Diagram Decoder.
IO Y
O
I1
Decoder Y1

In
n to 2n
Y (2n-1)
Lanjutan

Untuk Decoder 2 to 4

IO YO
Decoder Y1
Y2
I1 n to 2n
Y3
Lanjutan

Tabel Kebenaran

IO I1 YO Y1 Y2 Y3
O O 1 O O O
O 1 O 1 O O
1 O O O 1 O
1 1 O O O 1
RANGKAIAN LOGIKA

I0 Y0

Y1

Y2
I1

Y3
Untuk merancang rangkaian kombinasional
dapat digunakan Decoder dan eksternal OR
gate (rangkaian kombinasi n - input dan m–
output dapat diimplementasikan dengan n
to 2n line decoder dan m – OR gate).

Contoh.
Implementasikan suatu Full Adder dengan
memakai Decoder dan 2 gerbang OR

Jawab :
Sum = A  B  Cin = Σ 1,2,4,7
Carry out = (A  B) Cin + AB = Σ 3,5,6,7
Lanjutan
Gambar Rangkaian Logika

Y0
Cin Y1 Sum
Y2
Y3
A Decoder
Y4
3 to 8
Y5
B Y6 Carry out
Y7
CONTOH PERANCANGAN DECODER
Rancang BCD to Desimal Decoder untuk
mengubah BCD ke seven segment ?

Catatan : Seven Segment.

a
f b
g

e c

d
ENCODER
Encoder adalah rangkaian kombinasi yang
merupakan kebalikan dari Decoder yaitu
manghasilkan output kode biner yang
berkorespondensi dengan nilai input. Encoder
memiliki 2n input dan n output.
Tabel kebenaran Encoder 4 to 2
INPUT OUTPUT

I0 I1 I2 I3 X Y
1 0 0 0 0 0 X = I2 + I3
0 1 0 0 0 1
0 0 1 0 1 0 Y = I1 + I3
0 0 0 1 1 1
MULTIPLEXER ( MUX )
Blok Diagram Logika Mux.

0
1 Mux Output
Input Data
Nx1
n

A B
Select / address
Contoh !
Implementasikan F(ABC) = Σ1,3,5,6
dengan Mux (4x 1).
Jawab:
Tabel Kebenaran.
INPUT OUTPUT
Minterm
A B C F

0 0 0 0 0
1 0 0 1 1
2 0 1 0 0
3 0 1 1 1
4 1 0 0 0
5 1 0 1 1
6 1 1 0 1
7 1 1 1 0
Lanjutan

Catatan.
Input Variabel A diambil sebagai data
sedangkan B dan C sebagai address.
Tabel Implementasi.

I0 I1 I2 I3
A 0 1 0 1
A 0 1 1 0
0 1 A A
GAMBAR RANGKAIAN LOGIKA

I
I0
I1 Mux F
A
I2 4X1
I3

B C
DEMULTIPLEXER (DEMUX)

Blok Diagram Logika DEMUX

Y0
I DEMUX Y1
Input 1 x (n + 1)
Y n

A B
Select/address
RANGKAIAN LOGIKA KOMBINASIONAL

A. ADDER
Manipulasi matematika seperti
menjumlah,mengurang,mengali dan
membagi dapat dilakukan dengan
logika penjumlahan.
a. HALF ADDER ( HA )

Tabel kebenaran
INPUT OUTPUT
A B S (Sum) C (Carry)
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1
Simbol Half Adder
A S Dimana : A
HA B
B C +
C S
Lanjutan
Persamaan output
Untuk Sum
B’ B
A’ 0 1
A 1 0

Untuk Carry
B’ B
A’ 0 0
A 0 1
C = AB
Lanjutan
Rangkaian Logika

A
S

C
b. FULL ADDER

Tabel Kebenaran.
INPUT OUTPUT
A B Cin S (Sum) Co (Carry out)
0 0 0 0 0
0 0 1 1 0
0 1 0 0 0
0 1 1 1 1
1 0 0 0 0
1 0 1 1 1
1 1 0 0 1
1 1 1 1 1
Lanjutan
Simbol Full Adder
A S
B
FA
Cin Co

Cin
A
B +
Co S
Gambar Rangkaian Logika
Cin
S

A
Co
B
Lanjutan

Atau

Cin
S
HA

A
HA Co
B
B. SUBTRACTOR
tabel kebenaran.

INPUT OUTPUT
A B DI BO
0 0 0 0 A
0 1 1 1 B
+
Bo DI
1 0 1 0
1 1 0 0
Lanjutan
Simbol Half Subtractor (HS)
A DI

HS
B Bo

Persamaan output.
Untuk DI = A’B + A’B = A + B
Bo = A’ B
RANGKAIAN LOGIKA HS

A
DI

BO
2. FULL SUBTRACTOR
Tabel kebenaran
INPUT OUTPUT
A B BO (i) DI BO (o)
0 0 0 0 0
0 0 1 1 1
A
0 1 0 1 1
B
0 1 1 0 1
BO (i)
1 0 0 1 0 -
1 0 1 0 0
BO (o) DI
1 1 0 0 0
1 1 1 1 1
Lanjutan
Simbol Full Subtractor (FS)

BO (i)

A DI
FS
B BO (o)
RANGKAIAN LOGIKA FULL SUBTRACTOR

BO (i) DI

BO (o)
Lanjutan

Atau

BO (i) DI
HS

HS
B BO (o)
C. COMPARATOR
Adalah suatu rangkaian kombinasi yang
berfungsi sebagai pembanding 2 variabel
dengan multi bit.

Gambar Blok Diagram Comparator

A A>B
Comparator A<B
B A=B
CONTOH.

Rancang rangkaian kombinasi sebagai

Comparator untuk membandingkan A dan
B yang terdiri dari 1 bit.
Jawab.
Tabel kebenaran.
INPUT
INPUT OUTPUT
OUTPUT
A B A>B A<B A=B
0 0 0 0 1
0 1 0 1 0
1 0 1 0 0
1 1 0 0 1
Lanjutan
Rangkaian Logika
A A>B

A<B
B

A=B
Contoh Penerapan Rangkaian
Kombinasional
 Enkoder : rangkaian logika kombinasional
yang berfungsi untuk mengubah atau
mengkodekan suatu sinyal masukan diskrit
menjadi keluaran kode biner.
 Dekoder : Rangkaian Dekoder mempunyai
sifat yang berkebalikan dengan Enkoder yaitu
merubah kode biner menjadi sinyal diskrit.
Sebuah dekoder harus memenuhi syarat