DAN REGISTER
Qo Q1 Q2
Pr Pr Pr
1
J Q 1 J Q 1 J Q
Ck Ck Ck
Pulsa
masukan K 1 1
K K
1 Cr Cr Cr
1 2 3 4 5 6 7 8
Pulsa
masukan
Q0 1
0
Q1 1
0
Q2 1
0
1. Keluaran FF-0, yaitu Q0 , mengalami perubahan
keadaan tingkat logika (ter-toggle) pada setiap kali
pulsa detak pada Ck-nya mengalami transisi dari
1 ke 0, sehingga gelombang keluaran pada Q0
memiliki frekuensi sama dengan setengah (1/2)
dari frekuensi pulsa (detak) masukan.
(1/2N).f0
dengan f adalah frekuensi detak masukan mula-
Q2 Q1 Q0
Ck Ck Ck
K K K
1 Cr 1 Cr 1 Cr
Masukan
Untuk membangun pencacah biner tak sinkron
yang memulai penghitungan (pencacahan) dari nol
dan memiliki bilangan modulo x adalah :
J Q0 J Q1 J Q2 J Q3
Ck Ck Ck Ck
FF-0 FF-1 FF-2 FF-3
K K K K
Cr Cr Cr Cr
Pada pencacah sinkron (paralel) berlaku :
Q2 J2 Q1 J1 Q0 J0
Ck Ck Ck
Q2 K2 Q1 K1 Q0 K0
detak
Register
D X2 D X1 D X0 D Y2 D Y1 D Y0
Ck Ck Ck Ck Ck Ck
Pulsa geser
Untuk memasukkan dan mengeluarkan data dapat
dilakukan secara serial atau paralel. Cara serial
berarti data dimasukkan atau dikeluarkan ke atau
dari register secara beruntun bit demi bit. Cara
paralel berarti data yang terdiri dari beberapa bit
dimasukkan atau dikeluarkan ke atau dari register
secara serempak.
Keluaran Paralel
Q3 Q2 Q1 Q0
OE
Masukan
serial D Q3 D Q2 D Q1 D Q0
Ck Ck Ck Ck
Pulsa geser
Soal-soal
DITERUSKAN KE
MULTIPLEKSER DAN DEMULTIPLEKSER