DASAR TEKNIK DIGITAL

GERBANG LOGIKA, FLIP FLOP,

COUNTER & REGISTER

1. GERBANG LOGIKA
Gerbang logika merupakan dasar pembentukan sistem digital.
Gerbang logika beroperasi dengan bilangan biner, sehingga
disebut juga gerbang logika biner.
Tegangan yang digunakan dalam gerbang logika adalah
TINGGI atau RENDAH. Tegangan tinggi berarti 1, sedangkan
tegangan rendah berarti 0.

1.1 Gerbang NOT

Gerbang NOT adalah gerbang yang mempunyai sebuah
input dan sebuah output.
Gerbang NOT berfungsi sebagai pembalik (inverter),
sehingga output dari gerbang ini merupakan kebalikan dari
inputnya.

Gambar 1. Simbol Gerbang Logika NOT

Tabel Kebenaran NOT GATE

A Y
0 1
1 0

1.2 Gerbang AND

AND gate ekuivalen dengan fungsi perkalian dalam
matematika. Gerbang AND digunakan untuk menghasilkan
logika 1 jika semua masukan mempunyai logika 1, jika
tidak maka akan dihasilkan logika 0.
Y=AxB

Dasar Teknik Digital - Gerbang Logika hal 1

 Gambar 2. Simbol AND GATE

Tabel kebenaran AND GATE

A B Y
0 0 0
0 1 0
1 0 0
1 1 1

1.3 Gerbang NAND

NAND artinya NOT AND.
Gerbang NAND akan mempunyai keluaran 0 bila semua
masukan pada logika 1.
sebaliknya jika ada sebuah logika 0 pada sembarang
masukan pada gerbang NAND, maka keluaran akan
bernilai 1.
Y=A xB

Gambar 3. Simbol
NAND GATE

Tabel kebenaran NAND

A B Y
0 0 1
0 1 1
1 0 1
1 1 0

1.4 Gerbang OR

Dasar Teknik Digital - Gerbang Logika hal 2

 Gerbang OR akan memberikan keluaran 1 jika salah satu
dari masukannya pada keadaan 1. jika diinginkan keluaran
bernilai 0, maka semua masukan harus dalam keadaan 0.
OR gate ekuivalen dengan sifat penjumlahan dalam
aljabar.

Y = A +B

Gambar 4. Simbol OR Gate

Tabel Kebenaran OR Gate

A B Y
0 0 0
0 1 1
1 0 1
1 1 1

1.5 Gerbang NOR ( Not OR)

NOR gate adalah inversi/kebalikan dari OR Gate. Gerbang
NOR akan memberi keluaran 0 jika salah satu masukannya
pada keadaan 1. jika diinginkan keluaran bernilai 1, maka
semua masukannya harus dalam keadaan 0.
Y = A +B

Gambar 5. NOR Gate

Tabel Kebenaran NOR Gate
A B Y
0 0 1
0 1 0
1 0 0
1 1 0

1.6 Gerbang EXOR

Dasar Teknik Digital - Gerbang Logika hal 3
 Gerbang XOR (dari kata exclusive OR) akan memberikan
keluaran 1 jika masukanmasukannya mempunyai keadaan
yang berbeda.
Y=A ⨁B

Gambar 6. EXOR Gate

Tabel kebenaran EXOR Gate

A B Y
0 0 0
0 1 1
1 0 1
1 1 0

1.7 Pembuktian Gerbang Logika

Pada praktek pembuktian gerbang logika dapat
menggunakan IC-IC Gerbang logika yang banyak dijual
dipasaran, diantaranya:
 IC 7408 (AND gate)
 IC 7400 (NAND gate)
 IC 7432 (OR Gate)
 IC 7402 (NOR gate)
 IC 7404 (NOT gate)
 IC 7486 (EXOR gate)

2. FLIP FLOP

Flip-flop adalah nama umum yang digunakan untuk rangkaian

sekuensial yang terdiri dari beberapa gerbang logika yang
menyimpan nilai dan dapat diakses melalui jalur keluarannya.
Nilai yang terdapat dalam flip-flop akan tetap tersimpan
walaupun sinyal masukannya tidak aktif.

Dasar Teknik Digital - Gerbang Logika hal 4

 Kelebihan flip-flop adalah dapat menyimpan nilai satu bit pada
jalur keluarannya. Kelebihan ini memungkinkan flip-flop
digunakan sebagai rangkaian untuk menyimpan data, sebagai
sel memori.
Flip-flop memiliki 2 nilai keluaran yang satu sama lain nilainya
berkebalikan. Keluaran ditandai dengan Q dan Q’ dan symbol
lainnya. Rangkaian ini banyak digunakan untuk tempat
menyimpan data digital dan menstransfernya. Kombinasi
beberapa flip-flop membentuk satu fungsi khusus dinamakan
Register.

2.1 Set Reset Flip Flop (SR Flip Flop)

SR Flip-flop dibangun dari beberapa gerbang logika. SR

Flip-flop memiliki dua buah masukan S untuk Set dan
R untuk Reset. Gerbang NAND biasa digunakan untuk
membngun SR Flip-flop. Simbol logika menunjukkan dua
masukan yang diberi label dengan Set dan Reset. SR Flip-
flop ini mempunyai dua keluaran komplementer. Keluaran
ini diberi label Q dan Q’. Nilai Q dengan Q’ selalu
berlawanan.

Gambar 7. Rangkaian SR Flip Flop

Tabel Kebenaran SR Flip Flop

S R Qn+1
0 0 Tdk berubah
0 1 0
1 0 1

Dasar Teknik Digital - Gerbang Logika hal 5

 1 1 Tdk terdefinisi

Berdasar tabel kebenaran di atas dapat dibaca bahwa jika

masukan SR bernilai 00 maka kondisi Q akan tetap seperti
semula, bila awalnya bernilai 0 maka akan tetap bernilai 0
dan sebaliknya. Jika masukan SR bernilai 01, apa pun
kondisi sebelumnya, Q akan bernilai 0. Jika masukan SR
bernilai 10, apa pun kondisi sebelumnya, Q akan bernilai
1.

Gambar 8. Simbol SR Flip Flop

SR Flip Flop Dengan Clock

SR Flip-Flop di atas bekerja secara asinkron. Nilai S dan R

dapat berubah kapan saja dan dalam tempo yang tidak
bersasmaan.

Gambar 9. Rangkaian SR Flip Flop dengan Clock

Dasar Teknik Digital - Gerbang Logika hal 6

 Detak (clock) ditambahkan pada sisi masukan untuk
menjaga sinyal agar bekerja dalam tenggang tempo yang
bersamaan. Kendali ini membantu flip-flop lebih stabil.
Detak ditambahkan sebelum sinyal S dan R masuk ke
dalam rangkaian flip-Flop. Masing-masing sinyal masukan
di NAND-kan dengan detak.

Gambar 10. Simbol SR Flip Flop dengan Clock

Tabel Kebenaran SR FF dengan Clock

Cloc S R Qn+1
k
0 X X Qn tetap
1 0 0 Qn tetap
1 0 1 0 reset
1 1 0 1 set
1 1 1 Tdk terdefinisi

2.2 D Flip Flop

D flip-flop dirancang untuk menyimpan satu bit 0 atau 1.

Dengan sedikit modifikasi SR flip-flop, D flip-flop dapat
melakukan fungsi tersebut. Sel penyimpanan data hanya
perlu dua kondisi yaitu bernilai 0 atau 1. Karakter tersebut
diperoleh dengan mengatur nilai S dan R agar tidak
bernilai sama. Nilai SR=01 menyebabkan flip-flop bernilai 1
dan nilai SR=10 menyebabkan flip-flop bernilai 0.
Diperlukan konverter antara masukan S dan R agar nilai
keduanya berkebalikan.

Dasar Teknik Digital - Gerbang Logika hal 7

 Gambar 11. Rangkaian D Flip Flop

Gambar 12. Simbol D Flip Flop

Tabel Kebenaran D Flip Flop

Clock D Q
0 X Tetap
1 0 0
0 1 1
D flip-flop akan bekerja jika nilai Clock=1. Pada saat Clock
tidak aktif maka apa pun nilai D, nilai flip-flop tidak
berubah ( tetap /NC (No Change)). Pada saat Clock aktif
maka sinyal D berfungsi. Kondisi Q tergantung dari
masukan D.

2.3 Flip Flop Tipe T (toggle Flip Flop)

Flip Flop tipe – T mempunyai satu masukan T (Toggle)

yang akan menyebabkan berubahnya keadaan keluaran
pada setiap pulsa masukan.
Flip Flop tipe T dapat dibuat dengan mengumoan balik Q
ke R dan dari Q’ ke S. Dengan menganggap bahwa flip
flop di set dengan Q = 1dan Q’ =0, maka S=0 dan R=1,
karena umpan balik tersebut.
Dasar Teknik Digital - Gerbang Logika hal 8
2.4 JK Flip Flop

Kelemahan SR flip-flop adalah terdapat kondisi pacu (race

condition) yang tidak terprediksi yaitu pada saat nilai SR =
11. Pada JK flip-flop dibuat jalur balik dari masing-masing
keluaran Q dan Q’ menuju gerbang masukan NAND, hal ini
tidak masalah karena gerbang NAND dapat memiliki lebih
dari dua masukan.
Nama JK flip-flop diambil untuk membedakan dengan
masukan pada SR flip-flop karena ada perubahan ada
perubahan jalur balik di atas. Secara umum cara kerja JK
flip-flop sama dengan SR flip-flop. Perbedaannya pada
saat JK bernilai 11 yang menyebabkan kondisi keluaran
berubah (1  0 dan 0  1) atau toggle.

Gambar 13. rangkaian JK Flip Flop

Gambar 14. Simbol JK Flip Flop

Dasar Teknik Digital - Gerbang Logika hal 9

 JK flip-flop memiliki 2 masukan yang biasanya ditandai
dengan huruf J dan K. Jika J dan K berbeda maka keluaran
Q akan sama dengan nilai J pada detak berikutnya ( next
clock). Jika J dan K keduanya 0 maka tidak terjadi
perubahan apa-apa pada flip-flop. Jika J dan K keduanya 1
maka kondisi Q akan berubah dari kondisi sebelumnya,
Jika sebelumnya Q bernilai 0 maka akan bernilai 1 dan
sebaliknya.
Karakter JK flip-flop yang lebih pasti untuk semua
kondisi maka flip-flop ini yang banyak digunakan untuk
membangun berbagai komponen register seperti : register
geser (shift register), pencacah biner (binary counter),
pendeteksian sekuensial (sequence detector) dan lain-lain.

Tabel Kebenaran JK flip-flop

Masukan Keluaran
J K CK Q
0 0 Naik Q (tidak berubah)
0 1 Naik 0
1 0 Naik 1
1 1 Naik Q’ (komplemen)
x x Turun Q (tidak komplemen)

Pada saat Clock naik / Aktif/ bernilai 1 maka

kondisi keluaran Q ditentukan oleh masukan JK. Kondisi
Set (keluaran bernilai 1) tercapai pada saat JK bernilai 10.
Kondisi Reset (keluaran bernilai 1) tercapai pada saat JK
bernilai 01. Pada flip flop JK tidak ada lagi kondisi pacu
seperti pada flip slop SR. Pada saat JK bernilai 11 maka
nilai keluaran Q akan berubah-ubah ( toggle) pada saat
setiap detaknya.

Dasar Teknik Digital - Gerbang Logika hal 10

3. REGISTER

Register adalah rangkaian logika yang digunakan untuk

menyimpan data. Dengan kata lain, register adalah rangkaian
yang tersusun dari satu atau beberapa flip-flop yang
digabungkan menjadi satu.
Flip-Flop disebut juga sebagai register 1 bit.
Jadi untuk menyimpan 4 bit data, register harus terdiri dari 4
buah flip-flop.
Register selain digunakan sebagai penyimpan data, juga sering
digunakan sebagai Counter dan operasi bilangan.

Untuk menyimpan data pada register, dapat dilakukan dengan

dua cara :
1. Disimpan secara sejajar (Parallel In) :
Pada cara ini semua bagian register atau masing-masing
flip-flop di isi (dipicu) pada saat yang bersamaan.
2. Disimpan secara seri (Serial In) :
Pada cara ini, data dimasukkan bit demi bit mulai dari flip-
flop yang paling ujung (dapat dari kiri atau dari kanan),
dan digeser sampai semuanya terisi.

Bila data digeser dari kanan kekiri disebut “Register geser

kiri” (Shift Left Register), sebaliknya bila data digeser dari kiri
kekanan disebut “Register geser kanan” (Shift Right Register).

Seperti pada penyimpanan data, untuk mengeluarkan data

juga dapat dilakukan dengan dua cara :
1. Dikeluarkan secara sejajar (Parallel Out)
2. Dikeluarkan secara seri (Serial Out)
Sehingga Register dapat dibagi atas:
1. Parallel In – Parallel Out (PIPO)
2. Serial In – Serial Out (SISO)
3. Parallel In – Serial Out (PISO)
4. Serial In – Parallel Out (SIPO

3.1 PIPO

Dasar Teknik Digital - Gerbang Logika hal 11

 Gambar 15. Register PIPO

A, B, C, dan D adalah sinyal masukan. Saat clock (pemicu)

diaktifkan (Logika 1),maka data yang ada akan dikeluarkan
secara bersamasama ke Q3, Q2, Q1, dan Q0. Saat clock
kembali tidak dipicu (Logika 0), maka apapun
masukannya, keluaran Q akan tetap.

3.2 SISO

Gambar 16. Register SISO

Saat sinyal clock diberikan pertama kali, data dari Si

masuk ke flip-flop A, pada saat clock kedua, data dari flip-
flop A masuk ke flip- flop B, demikian seterusnya, sampai
keluar ke So.
Jadi pada register SISO untuk membaca data
pertama kali dibutuhkan jumlah clock yang sama banyak
dengan jumlah flip-flop yang ada pada register (dalam hal
ini adalah empat).

3.3 PISO

Dasar Teknik Digital - Gerbang Logika hal 12

 Gambar 17. Register PISO

3.4 SIPO

Gambar 18. Register SIPO

4. COUNTER
Counter merupakan register yang mampu menghitung jumlah
pulsa detak yang masuk melalui masukan detakannya.
Pencacah terdiri dari flip-flop yang diserikan dimana keadaan
arus keluaranya ditahan sampai ada clock .
Pencacah dapat dibagi menjadi dua tipe, yaitu : Synchronous
dan Asynchonous, dimana keduanya dibedakan dengan
bagaimana cara diclock.
 Pencacah Asynchonous didisain dengan menggunakan flip-
flop pada keadaan toggle.
 Flip-flop JK atau D dapat dibuat kedalam keadaan toggle.

Dasar Teknik Digital - Gerbang Logika hal 13

  Flip-flop JK dapat dibuat dalam keadaan toggle dengan
menghubungkan kedua input J dan K pada logika 1(high).
 Sedangkan untuk flip-flop tipe D, dapat dibuat dalam
keadaan toggle dengan menghubungkan keluaran Q’
kembali ke input.
 Pencacah asynchonous bekerja dengan mengkaskade seri
flip-flop dalam keadaan toggle secara bersamaan.
Keluaran tiap-tiap flip-flop digunakan sebagai clock untuk
flip-flop berikutnya secara berurutan. Hal ini menyebabkan
flip-flop berubah secara asynchonous, seperti gelombang.
 Pencacah asynchonous lebih dikenal sebagai pencacah
ripple.

Dasar Teknik Digital - Gerbang Logika hal 14