III. Teori
Flip-flop (FF) adalah suatu rangkaian logika yang mempunyai sifat memori
dimana keluarannya selain dipengaruhi oleh masukannya juga ditentukan oleh keadaan
logika keluaran sebelumnya. Oleh karena sifat memori ini hampir setiap sistem digital
menggunakan FF. Reset-Set (RS) – FF adalah rangkaian memori dasar yang
mempunyai dua keluaran yang berlawanan yaitu : Q dan 𝑄. Flip-flop ini dapat dibangun
dengan NAND gate dan NOR gate seperti gambar 1.
1
S S
Q Q
Q Q
R C
(a) (b)
Gambar 1. Rangkaian RS flip-flop dengan gerbang NAND dan NOR
Operasi logika dari RS-FF NAND gate dapat dinyatakan seperti berikut ini.
Keluaran dari RS-FF yang dibangun dengan NAND gate akan berlogika 1 bila S = 1
dan R = 0, sebaliknya bila S = 0 dan R = 0, maka keluaran dapat berada dalam salah
satu dari keadaan logika ”0” atau ”1” sehingga disebut keadaan tidak menentu. Bila S =
R = 1, maka keluaran tidak akan berubah atau sama dengan keadaan sebelumnya,
keadaan inilah yang disebut memory dari flip-flop.
RS-FF yang dibangun dengan NOR gate akan diperoleh keadaan operasi logika
keluaran yang berbeda. Keluaran akan berlogika ”1” pada saat S = 1, C = 0 dan akan
berlogika ”0” saat S = 0, C = 1. Apabila S = C = 1 maka keluaran keadaan tidak
menentu, sedangkan bila S = R = 1 maka keadaan keluaran sama dengan keadaan
sebelumnya atau memori.
Tipe lain dari RS – FF adalah FF yang memiliki sebuah terminal masukan untuk
pulsa CK (Clock). Fungsi dari pulsa ini adalah untuk mengaktifkan FF sehingga
diperoleh keadaan keluaran yang sesuai dengan keadaan R dan S yang diberikan pada
FF tersebut. Apabila suatu FF dipengaruhi oleh suatu perubahan pulsa dari logika ”1”
ke ”0” maka FF tersebut dikatakan aktif RENDAH (LOW). Sedangkan bila suatu FF
aktif pada saat terjadi transisi CK positif, yaitu dari ”0” ke ”1” maka dikatakan flip-flop
tersebut aktif TINGGI (HIGH).
2
SN74LS02 : 1 buah
SN74LS74 : 1 buah
SN74LS75 : 1 buah
SN74LS76 : 2 buah
5. Kabel penghubung secukupnya
V. Prosedur Praktikum
a. RS Flip-flop
1. Buatlah rangkaian seperti diagram rangkaian gambar 2(a).
S S
Q Q
Q Q
R C
(a) (b)
Gambar 2. gambar percobaan RS Flip-flop
2. Hidupkan catu daya dan berikan data sesuai dengan tabel data percobaan 1.
3. Amati keadaan keluaran dan catat pada tabel data percobaan.
4. Ulangi prosedur diatas untuk diagram rangkaian gambar 2(b).
b. RS-Clocked Flip-flop
1. Catu daya dalam keadaan mati, buatlah rangkaian seperti diagram rangkaian
gambar 3(a).
Q Q
S S
Clk Clk
C R
Q Q
(a) (b)
Gambar 3. Rangkaian percobaan RS-Clocked Flip-flop
3
2. Bila telah benar hidupkan catu daya.
3. Berikan keadaan masukan R, S dan CK dari generator pulsa sesuai tabel data
percobaan 2.
4. Amati keadaan keluaran dan catat hasil pengamatan untuk setiap keadaan
masukan.
5. Ulangi prosedur (3) dan (4) untuk lebih memahami saudara.
6. Ulangi prosedur diatas untuk diagram rangkaian gambar 3(b).
b. RS Clocked Flip-flop
Tabel 2 Tabel data percobaan RS-Clocked Flip-flop
4
0 1 0 1 0 1 0 1
Clock
R 0 0 1 1 0 0 1 1
S 0 0 0 0 1 1 1 1
0 1 0 1 0 1 0 1
Clock
R 0 0 1 1 0 0 1 1
S 0 0 0 0 1 1 1 1
5
Malvino, Albert Paul, (1994), Elektronika Komputer Digital, Edisi Kedua,
Jakarta: Erlangga.
Patric, Dale R., Stephen Fardo, Vigyan Chandra (2008), Electronic digital system
fundamental, Lilburn: The Farimont Press, Inc.
Predko, Myke. (2005). Digital Electronics, New York: The Mc-Graw-Hill
Company.
Satyoadi, Melani, (2003), Elektronika Digital , Yogyakarta: Andi.
Tokheim.L.Roger, Sutisna, (1996), Prinsip-prinsip Digital, edisi kedua, Jakarta:
Erlangga.