D – FLIP-FLOP

I Tujuan
1. Mengamati cara kerja rangkaian D – FF yang dibangun dengan gate logika.
2. Membuktikan sifat-sifat suatu rangkaian D – FF yang menggunakan NAND dan
NOR gate.
3. Membuktikan sifat-sifat D – FF yang dibangun dengan rangkaian terpadu ( IC ).

II Dasar Teori
Data ( D ) Flip-flop adalah salah satu dari tiga jenis FF. Flip-flop ini merupakan
pengembangan dari RS – FF. Simbol untuk menyatakan D – FF diperlihatkan pada gambar
– 13. Dalam hal ini hanya terdapat satu input data, yaitu D. Seperti terlihat pada gambar –
12, rangkaian ini dapat dibangun dari RS – FF CLOCKED.
Apabila dianalisa rangkaian tersebut diatas maka akan diperoleh bahwa output
dari D – FF akan selalu sama dengan inputnya bila mengalami transisi pulsa yang sesuai
dengan FF yang bersangkutan. Contoh D – FF yana dibangun dengan RS – FF CLOCKED
diperlihatkan pada Diagram Rangkaian gambar 12.
D –FF yang dibangun dengan NAND gate dan inverter (gambra 12a) akan aktif
pada saat mengalami transisi pulsa positif. Sedangkan bila dibangun dengan NOR gate dan
inverter, FF tersebut akan aktif jika mengalami transisi negatif (gambar 12b).
Sesungguhnya D – FF telah terdapat dalam rangkaian terpadu secara khusus
denagn beberapa tipe. Salah satu tipe D – FF dalam keluarga (famili) TTL adalah 7474 dan
7475. Di dalam satu kemasan (chip) terdapat dua atau lebih D – FF. Sebagian dari tipe flip-
flop tersebut mempunyai input seperti set dan reset. Tambahkan teoriny ambil dari buku
teori digital.

1
III Peralatan dan Komponen
1. Catu Daya 5V : 1 buah
2. Multimeter Analog : 1 buah
3. Multimeter Digital : 1 buah
4. Proto Board : 1 buah
5. Resitor 220 Ohm : 1 buah
7. Dioda LED : 1 buah
8. Rangkaian Terpadu (IC) 7400 : 1 buah
7402 : 1 buah
7404 : 1 buah
7474 : 1 buah
7475 : 1 buah
9. Kabel Penghubung : Secukupnya

IV Langkah Kerja

1. Buat rangkaian seperti gambar 12 - a.

2. Hidupkan Catu Daya dan memberikan input sesuai dengan Tabel

Pengamatan

3. Amati keadaan output untuk setiap keadaan input dan mencatat hasil
pengamatan pada Tabel Pengamatan.

4. Lakukan prosedur yang sama untuk gambar 12 - b

5. Ulangi prosedur yang sama untuk gambar 13 - a dengan menggunakan

IC tipe 7474 dan gambar 13- b dengan menggunakan IC 7475

2
V Diagram Rangkaian

5V

14

D Q
R

R
Q
CLK
7

(a)

Diagram Rangkaian D – FF NOR Gate menggunakan IC SH74LS02N

5V

14

D R
Q

R
Q
CLK
7

(b)
Gambar 12

3
 5V

PR

PR R
D D Q

R
CLK CLK Q
CLR

CLR

(a)

5V

R
D D Q

R
G G Q

(b)
Gambar 13

4
 VI. Tabel Pengamatan

Gambar 12-a Gambar 12-b

_ _
D CLK Q Q D CLK Q Q

0 0 0 0

0 1 0 1

1 0 1 0

1 1 1 1

Gambar 13-a Gambar 13-b

Input Output
_
Preset Clear D CLK Q Q
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1

5
 Input Output
_
D G Q Q
0 0
0 1
1 0
VII. Tugas dan Pertanyaan 1 1

1. Berdasarkan hasil pengmatan, jelaskan perbedaan gambar 12 – a dengan gambar 12

– b.
2. Jelaskan perbedaan hasil pengamatan IC 7474 dengan IC 7475.
3. Bagaimanakah keadaan output FFF saat pulsa berubah dari ”1” ke keadaan ”0”
pada gambar 12 – a ?
4. Buatlah Diagram Waktu untuk menyatakan operasi logika dari ketiga jenis D – FF
tersebut.

Simulasikan dengan aplikasi proteus dan buat laporan lengkap

analisa data dan kesimpulan di tulis tangan ditanda tangani
kemudian kumpulkan ke SIPADI terakhir tanggal 29 April
2021 jam 23.00 wib.