CLK D Q
D Q
0 0
Q
CLK 1 0
Simbol dan tabel kebenaran dari J-K Flip-flop:
CLK J K Q
D Q
0 0 M
CLK Q
1 0 0
1 0 1
1 1 T
Pada percobaan ini akan dilihat pengaruh input sinkron dan input
asinkron terhadap output Flip-flop.
4
5
2
D PR Q output
3 6
input Q
CLK CL
IC 7474
1
Gambar 2-a
2. Mengatur output generator fungsi untuk pulsa kotak sebesar 5 Volt
dengan frekuensi 10KHz.
3. Menghubungkan output generator (Clock) fungsi ke input rangkaian.
4. Melihat bentuk pulsa input dan output rangkaian dengan menggunakan
osiloskop (gambar kedua pulsa).
5. Mengitung berapa besar frekuensi outputnya.
6. Menghubungkan input-CL ke ground dan menggambarkan outputnya.
7. Melepaskan input~CL dari ground, menghubungkan input PR ke Ground
dan menggambar outputnya.
8. Membuat rangkaian seperti gambar 2-b.
+5V
2
4 15
J PR Q
output
1
CLK 14
input Q
K CL
16 IC 7476
3
Gambar 2-b
9. Mengulangi langkah 2 sampai langkah 7.
10. Merencanakan rangkaian pembagi 3 frekuensi dan membuat rangkaian
tersebut.
Cstatan datasheet: