LAPORAN HASIL PRAKTIKUM

D FLIP-FLOP

DISUSUN OLEH :
KEVIN PERANGIN-ANGIN
NIM : 2105061048

TK-2B

LABORATORIUM TELEKOMUNIKASI
PRODI TEKNIK TELEKOMUNIKASI
JURUSAN TEKNIK ELEKTRO
POLITEKNIK NEGERI MEDAN
TAHUN AJARAN 2021/2022
 LEMBAR PENGESAHAN

LAPORAN PRAKTIKUM TEKNIK DIGITAL

Diajukan sebagai prasyarat telah melaksanakan Praktikum Teknik Digital

LABORATORIUM ELEKTRONIKA DAN TERAPAN

PRODI TEKNIK TELEKOMUNIKASI
JURUSAN TEKNIK ELEKTRONIKA
POLITEKNIK NEGERI MEDAN

Medan, 22 Februari 2022

DosenPembina1 Dosen Pembina2

Junaidi, ST, MT IR. Elfrida Hutajulu,ST M.T

NIP. 196303091988031002 NIP. 196703111990032002

i
 KATA PENGANTAR
Dengan mengucap puji syukur kami panjatkan kehadirat Tuhan Yang Maha Esa atas segala
rahmat dan karunia-Nya yang telah di berikan, sehingga penulis dapat menyelesaikan laporan
ini dengan baik. Adapun laporan ini disusun sebagai prasyarat telah melaksanakan Praktikum
Teknik Digital yang berjudul D Flip-Flop.

Dalam usaha menyelesaikan laporan ini, penulis menyadari sepenuhnya akan keterbatasan
waktu dan pengetahuan, sehingga tanpa bantuan dan bimbingan dari semua pihak tidaklah
mungkin berhasil dengan baik. Oleh karena itu, pada kesempatan ini penulis mengucapkan
terima kasih kepada:

1. Kepada Bapak Junaidi, ST, MT dan Ibu Ir, Elfrida Hutajulu, MT, selaku dosen pengampu
yang telah membantu kami baik secara moral maupun materi pada mata kuliah Praktikum
Teknik Digital.

2. Kepada para orangtua yang tak henti-hentinya memberikan ketulusan doanya serta
dukungan agar proses belajar bisa berjalan dengan lancar.

3. Kepada seluruh teman-teman yang berkenan membantu hingga laporan Praktikum

Rangkaian Elektronika ini dapatdiselesaikan.

4. Dan semua pihak yang tidak bisa disebutkan satu persatu dalam kontribusinya membantu
proses laporan praktikumini.
Mengingat keterbatasan kemampuan yang penulis miliki, maka penulis menyadari bahwa
penyusunan laporan ini masih jauh dari kesempurnaan, walaupun demikian penulis berharap
semoga laporan ini dapat memberikan manfaat bagi para pembaca umumnya dan bagi penulis
khususnya.

Medan, 22 Februari 2022

Kevin Perangin-Angiin

ii
 DAFTAR ISI

LEMBAR PENGESAHAN ................................................................ i

KATA PENGANTAR ....................................................................... ii
DAFTAR ISI ..................................................................................... iii
BAB 1 .................................................................................................. 1
PENDAHULUAN .............................................................................. 1
1.1 Tujuan ........................................................................................ 1
1.2 DasarTeori .................................................................................. 1
BAB 2 .................................................................................................. 2
METODOLOGI PRAKTIKUM ...................................................... 2
2.1 Alat dan Bahan ........................................................................... 2
2.2 Langkah Kerja ............................................................................ 2
2.3 Diagram Rangkaian .................................................................... 2
2.4 Gambar Rangkaian ..................................................................... 4
2.5 Data Hasil Percobaan ............................................................... 16
BAB 3 ................................................................................................ 18
PENUTUP ........................................................................................ 18
3.1 Analisa Pembahasan................................................................. 18
3.2 Pertanyaan ................................................................................ 19
3.3 Kesimpulan............................................................................... 21

iii
 BAB 1
PENDAHULUAN

1.1 Tujuan

1. Mengamati cara kerja rangkaian D – FF yang dibangun dengan gatelogika.

2. Membuktikan sifat-sifat suatu rangkaian D – FF yang menggunakan NAND dan
NORgate.
3. Membuktikan sifat-sifat D – FF yang dibangun dengan rangkaian terpadu ( IC).

1.2 DasarTeori

Data ( D ) Flip-flop adalah salah satu dari tiga jenis FF. Flip-flop ini merupakan
pengembangan dari RS – FF. Simbol untuk menyatakan D – FF diperlihatkan pada gambar
– 13. Dalam hal ini hanya terdapat satu input data, yaitu D. Seperti terlihat pada gambar –
12, rangkaian ini dapat dibangun dari RS – FF CLOCKED.
Apabila dianalisa rangkaian tersebut diatas maka akan diperoleh bahwa output
dari D – FF akan selalu sama dengan inputnya bila mengalami transisi pulsa yang sesuai
dengan FF yang bersangkutan. Contoh D – FF yana dibangun dengan RS – FF CLOCKED
diperlihatkan pada Diagram Rangkaian gambar 12.
D –FF yang dibangun dengan NAND gate dan inverter (gambra 12a) akan aktif
pada saat mengalami transisi pulsa positif. Sedangkan bila dibangun dengan NOR gate dan
inverter, FF tersebut akan aktif jika mengalami transisi negatif (gambar 12b).
Sesungguhnya D – FF telah terdapat dalam rangkaian terpadu secara khusus
denagn beberapa tipe. Salah satu tipe D – FF dalam keluarga (famili) TTL adalah 7474 dan
7475. Di dalam satu kemasan (chip) terdapat dua atau lebih D – FF. Sebagian dari tipe flip-
flop tersebut mempunyai input seperti set dan reset.

1
 BAB 2
METODOLOGI PRAKTIKUM

2.1 Alat dan Bahan

1. Catu daya 5V : 1 Buah

2. Multimeter Analog : 1 Buah
3. Multimeter Digital : 1 Buah
4. Proto Board : 1 Buah
5. Resistor 220 Ohm : 1 Buah
6. Dioda LED : 1 Buah
7. Rangkaian Terpadu (IC) 7400 : 1 Buah
7402 : 1 Buah
7404 : 1 Buah
7474 : 1 Buah
7475 : 1 Buah
8. Kabel Penghubung : Secukupnya

2.2 Langkah Kerja

1. Buat rangkaian seperti gambar 12 – a.

2. Hidupkan Catu Daya dan memberikan input sesuai denga Tabel Pengamatan.

3. Amati keadaan output untuk setiap keadaan input dan mencatat hasil pengamatan
pada Tabel Pengamatan.

4. Lakukan prosedur yang sama untuk gambar 12 - b

5. Ulangi prosedur yang sama untuk gambar 13 – a dengan menggunakan IC tipe

7474 dan gambar 13 – b dengan menggunakan IC 7475.

2.3 Diagram Rangkaian

5V

14

D R
Q

R
Q
CLK
7

(a)
2
Diagram Rangkaian D – FF NOR Gate menggunakan IC SH74LS02N

5V

14

D R
Q

R
Q
CLK
7

(b)
Gambar12

5V

PR

PR R
D D Q

R
CLK CLK Q
CLR

CLR

(a)

3
 5V

R
D D Q

G G Q

(b)
Gambar 13

2.4 Gambar Rangkaian

 Gambar 12. D – FF NOR Gate menggunakan IC SH74LS02N

4
5
b

6
7
 Gambar 13

8
9
10
11
12
13
14
b

15
2.5 Data Hasil Percobaan
Gambar12-a Gambar12-b

_ _
D CLK Q Q D CLK Q Q

1 0 0 0 0 1
0 0

0 1 0 1 0 1 0 1

1 0 1 0 1 0 1 0

1 1 1 0
1 1 0 1

Gambar13-a

INPUT OUTPUT
Preset Clear D CLK Q Q’
0 0 0 0 1 1
0 0 0 1 1 0
0 0 1 0 1 1
0 0 1 1 1 0
0 1 0 0 1 1
0 1 0 1 1 0
0 1 1 0 1 1
0 1 1 1 1 0
1 0 0 0 0 1
1 0 0 1 0 1
1 0 1 0 0 1
1 0 1 1 0 1
16
 1 1 0 0 0 1
1 1 0 1 0 1
1 1 1 0 0 1
1 1 1 1 0 1

Gambar13-b

Input Output
_
D G Q Q
0 0 0 1
0 1 0 1
1 0 0 1
1 1 1 0

17
 BAB 3
PENUTUP

3.1 Analisa Pembahasan

18
3.2 Pertanyaan

1. Berdasarkan hasil pengamatan, jelaskan perbedaan gambar 12 – a dengan gambar 12 - b

2. Jelaskan perbedaan hasil pengamatan IC 7474 dengan IC 7475.
3.Bagaimana keadaan output FFF saat pulsa berubah dari “1” ke keadaan “0” pada gambar
12 – a ?
4. Buatlah Diagram Waktu untukk menyatakan operasi logika dari ketiga jenis D – FF
tersebut .

Jawaban :

1. Pada gambar 12 - a gerbang logika yang digunakan yaitu gerbang NAND, sedangkan pada gambar
12 - b gerbang logika yang dipakai yaitu gerbang NOR.

Dan perbedaan hasilnya dapat dilihat melalui tabel berikut :

> Tabel 12 - a

D CLK Q Q'

0 0 1 0

0 1 0 1

1 0 1 0

1 1 1 0

> Tabel 12 - b

D CLK Q Q'

0 0 0 1

0 1 0 1

1 0 1 0

1 1 0 1

19
2. Hasil pengamat dengan IC 7474 yaitu Pada IC 7474 merupakan IC yang di dalamnya berisi
rangkaian D flip-flop, rangkaian ini bersifat positif, yaitu mengalami perubahan bentuk logika saat
clock positif. Sehingga frekuensi keluaran menjadi dua kali lipat dari keluaran frekuensi. Saat input
clear dan preset berlogic 1 maka akan menghasilkan output togle.

Hasil pengamatan dengan IC 7475 yaitu Ketika jam aktif, bit data (0 atau 1) yang ada di input D
ditransfer ke output. Dalam D flip-flop Gambar, transfer data dari input D ke output Q terjadi pada
transisi arus negatif (HIGH-to-LOW) dari input clock. Input D dapat memperoleh status baru saat jam
tidak aktif, yang merupakan periode waktu antara transisi TINGGI ke RENDAH. D flip-flop dapat
memberikan penundaan maksimum selama satu periode clock.

3. Nilai output Q akan selalu sama dengan D dan perubahan nilai output hanya bisa terjadi jika
diizinkan oleh kondisi clock. Nilai output tetap selama CLK = 0. Nilai output akan sama dengan input
D saat CLK = 1.

4.

20
3.3 Kesimpulan

21